·上一文章:基于ARM和FPGA的声纳波形产生系统设
·下一文章:基于ARM处理器的微波热疗仪系统设计
2.1 内部存储空间地址编码
当EBI被配置为外部主机模式时,外部主机可以通过总线访问内部的存储空间。MPC5554,内部地址总线是32位,但外部地址总线只有24位,需要通过特殊的解码方式来将24位地址总线扩展为32位。EBI模块将外部总线的ADDR[8:11]这4位进行解码,作为内部总线ADDR[O:11]的12位。解码的规则为:
①当外部地址总线的ADDR[8]=O时,EBI忽略外部数据,无效地址。
②当外部地址总线的ADDR[8]=1时,ADDR[9:11]用来选择为Flash存储地址的区块;匹配则进入该区块,不匹配则返回总线错误标志。
外部主机模式下具体的地址译码如表1所列。
2.2 外主模式下外部主机在内存储器上读写数据
外部主机在得到总线控制权后,通过拉低TS位来初始化对内存储器的操作。如2.1节所示,当地址线上的信号匹配时,即可访问内存储器空间,访问结束于TA信号或TEA信号出现。TA信号为正常结束信号,TEA信号则表示有总线上的错误。图2为外部主机读数据流程,图3为外部主机读数据时序。
图4和图5为外部主机写数据的流程和时序,与读数据时的大体类似。但需要注意的是,规定外主访问的最小延迟是3个总线周期,在实际系统中还需要根据具体访问的存储器块来决定。