移动电话领域中的Viterbi解码的例子可以很好地说明可扩展处理器可以替代RTL硬逻辑。
GSM标准利用Viterbi解码将信息从包含噪声的信道中提取出来。解码过程中会用到包括8次逻辑计算（4次加法、2次比较、2次选择）的蝶形运算，从接收到的数据流中每解码一个符号需要8次蝶形运算。如果采用通用RISC处理器，需要50～80个指令周期完成一次Viterbi蝶形运算，即使在TI高端的超长指令字DSP 320C64xx上，也需要1.75个周期。

图3 Viterbi蝶形算法硬件模块

利用TIE语言，设计者可以为Xtensa处理器增加一条专门完成Viterbi蝶形运算的指令，使用处理器的128位宽I/O总线一次取8个符号数据，如图3所示为处理器添加运算单元和地址产生逻辑，这样完成一次Viterbi蝶形运算只需要0.16个周期。在未扩展的Xtensa处理器上执行Viterbi蝶形运算需要42个周期，也就是说，通过增加蝶形运算的专用硬件（大约11000门电路），就获得了250倍的性能提升。

结论
如今，软件模块硬逻辑化的现象非常普遍。在开发协议标准的早期，通常采用基于处理器的实现方法，一些常见的标准，如视频领域的MPEG2算法，3G通信领域的W-CDMA算法、安全加密领域的SSL和triple-DES算法，都是由处理器实现逐渐过渡到RTL硬逻辑实现。但是这种过渡正在被软硬件实现方法间巨大的性能与设计难度差别所限制。可配置与可扩展处理器的出现带来了一种新的设计方法，既可以方便快速的进行芯片开发，灵活适应新的协议标准，又具有足够小的芯片面积和功耗，从而可以进行大规模的生产。