2 电路结构

    为了保证存储数据的连续性,下位机在系统的CPU即将对存储体A的末地址进行操作时,发出转体信号。上位机系统响应后,控制总线收发器的使能端使存储体B与上位机系统总线隔离,则与下位机系统总线连通进行数据存储操作,而上位机系统可以对存储体A进行读写。电路中使用两片存储器构成存储体,CPU对存储体的使用由转体控制信号通过反相器决定,保证对存储体的操作在任意时刻只属于两个CPU之一。当上位机系统对存储体A操作时,U1、U2处于导通状态,U3、U4、U5、U6处于隔离状态,而U7、U8对于下位机系统来讲则处于导通状态。因此,系统中不会发生不同CPU对同一存储体进行竞争的事件。

    使用这种体系结构不仅有效地解决了工业控制系统中不同微处理器使用同一存储体的问题,而且解决了不同CPU使用高速存储器由于传输问题而带来的瓶颈,使上位机系统与下位机系统的数据传输由一般的工业控制总线级上升为处理器访问存储器级,且保证了控制系统数据传输的可靠性。作者使用此方式体系结构开发了多种数据采集与处理系统,已在多个领域成功使用。