首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 维修教程知识 > 单片机栏
ARM中断处理的安全性与高效性研究
来源:本站整理  作者:佚名  2009-07-02 10:30:30




    为了减少上述高优先级中断的延迟,特别引入了基于优先级的可重人性中断。它的原则是:在中断服务程序中只允许高于本中断的其他中断源予以请求中断,因此一个高优先级的中断将比一个低优先级的中断优先得到服务,这是大多数嵌入式系统中所必需的。采取的方法是,当某优先级中断发生时,在其中断处理程序中可以使用屏蔽位将低于或等于该优先级的中断予以屏蔽。特别需要注意的是,在退出本中断时要恢复原中断寄存器的值。在此假设有这样几个中断寄存器(其实ARM的很多处理器都有此类的中断控制寄存器):IRQMask,中断源屏蔽寄存器;IRQStatus,中断标志寄存器;IRQClear,清除中断标志寄存器。同时假设中断的优先级是从高位(bit31)到低位(bitO)递减的,那么首先可以预定义如下的屏蔽变量值:


    本程序的上下文保存与可重人中断处理基本相同。增加的部分在于中断屏蔽码的查询与设置,相应的处理步骤可以参考图4。


结 语
    本文重点研究了ARM处理器在多种中断处理中上下文保存的安全与高效性,结合处理器结构图和程序代码分析了各种中断的处理方案。对ARM处理器具有通用价值而不受不同厂商硬件的局限。
    文中涉及的程序源代码都在ADSl.2开发环境和SEP4020开发评估板上测试过。实验证明此中断处理技术是安全高效的。

上一页  [1] [2] [3] [4]  下一页

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)

推荐阅读

图文阅读

热门阅读

Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:321,664.10000 毫秒