首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 维修教程知识 > 单片机栏
嵌入式系统架构发展趋势及比较分析
来源:本站整理  作者:佚名  2010-01-20 09:51:54



2、RISC家族之MIPS处理器 MIPS是美国历史悠久的RISC处理器体系,其架构的设计,也如美国人的性格一般,相当的大气且理想化。MIPS 架构起源,可追溯到1980年代,斯坦福大学和伯克利大学同时开始RISC架构处理器的研究。 MIPS公司成立于1984年,随后在 1986年推出第一款R2000处理器,在1992年时被SGI所并购,但随着MIPS架构在桌面市场的失守,后来在1998年脱离了SGI,成为 MIPS技术公司,并且在1999年重新制定 公司策略,将市场目标导向嵌入式系统,并且统一旗下处理器架构,区分为 32-bit以及64-bit两大家族,以技术授权成为主要营利模式。

MIPS除了在手机中应用得比例极小外,其在一般数字消费性、网络语音、个人娱乐、通讯、与商务应用市场有着相当不错的成绩,不过近年来因为其它IP授权公司的兴起,其占有比率稍有衰退。MIPS应用最为广泛的应属家庭视听电器(包含机顶盒)、网通产品以及汽车电子方面。对于MIPS,其核心技术强调的是多执行绪处理能力(Multiple issue,国内也通常称作多发射核技术,以下以此称谓)。一般来说,多核心与多发射是两个并不是互斥的体系,可以彼此结合,然而在嵌入式领域,ARM与 MIPS这两大处理器IP厂商对这两个架构的态度不同,造成这两个架构在嵌入式市场上对抗的结果。

MIPS 的多发射体系为MIPS34K系列,此为32位架构处理器,从架构上来看,其实多发射核技术只是为了尽量避免处理单元闲置浪费而为的折衷手段,就是将处理器中的闲置处理单元,分割出来虚拟为另一个核心,以提高处理单元的利用率。在技术上,为了实现硬件多重处理,多核心与多发射两者对于软件最佳化的复杂度方面同样都比单核心架构来得复杂许多。 34K核心能执行现有的对称式二路SMP操作系统(OSes)与应用软件,通过操作系统的主动管理,现有的应用软件也能善用多发射处理能力。它亦能应用在多个执行线程各自有不同角色的(AMP或非对称式多重处理)环境下。此外,34K核心能设定一或两个虚拟处理组件(VPE)以及多至5个线程内容(Thread Content),提供相当高的设计弹性。MIPS的多发射在任务切换时,有多余的硬件缓存器可以记录执行状态,避免切换任务时,因为必须重新加载指令,或者是重新执行某部分的工作,造成整个执行线程的延迟。不过即便能够达到同时执行多个任务的能力,多发射处理器本质上仍然是单核心处理器,在单一执行绪面临高负载时,其它执行绪的处理时间就有可能会被压缩,甚至被暂停。而不同执行绪在执行的过程中,诸如内存锁定、解锁以及同步等处理过程在多发射体系上也会发生,因此在极端情况下,多发射的性能是明显比不上原生多核心架构的(以两个执行绪对两个核心的比较而言)。不过多发射体系的优点在于硬件效率高,理论上功耗也能有效降低。部分IC设计公司也推出了基于MIPS架构的平行架构多核心,形成兼具多核与多发射的应用架构,相信在未来这种体系将会纳入MIPS的原生架构当中,以应付更复杂的应用。

3、RISC家族之PowerPC PowerPC 是一种RISC多发射体系结构。二十世纪九十年代,IBM(国际商用机器公司)、Apple(苹果公司)和Motorola(摩托罗拉)公司开发 PowerPC芯片成功,并制造出基于PowerPC的多处理器计算机。PowerPC架构的特点是可伸缩性好、方便灵活。第一代PowerPC采用 0.6微米的生产工艺,晶体管的集成度达到单芯片300万个。Motorola公司将PowerPC内核设计到SOC芯片之中,形成了 Power QUICC(Quad Integrated Communications Controller), Power QUICC II 和 Power QUICC III家族的数十种型号的嵌入式通信处理器。 Motorola的基于PowerPC体系结构的嵌入式处理器芯片有 MPC505、821、850、860、8240、8245、8260、8560等近几十种产品,其中MPC860是Power QUICC 系列的典型产品,MPC8260是Power QUICC II系列的典型产品,MPC8560是Power QUICC III系列的典型产品。 Power QUICC 系列微处理器一般有三个功能模块组成,嵌入式PowerPC核(EMPCC), 系统接口单元(SIU)以及通信处理器(CPM)模块,这三个模块内部总线都是32位。除此之外Power QUICC中还集成了一个32位的RISC内核。Power PC核主要执行高层代码,而RISC则处理实际通信的低层通信功能,两个处理器内核通过高达8K字节的内部双口RAM相互配合,共同完成MPC854强大的通行控制和处理功能。CPM以RISC控制器为核心构成,除包括一个RISC控制器外,还包括七个串行DMA(SDMA)通道、两个串行通信控制器(SCC)、一个通用串行总线通道(USB)、两个串行管理控制器(SMC)、一个I2C接口和一个串行外围电路(SPI),可以通过灵活的编程方式实现对Ethemet、 USB、T1/E1,ATM等的支持以及对UART, HDLC等多种通信协议的支持。 Power QUICCII 完全可以看作是 Power QUICC的第二代,在灵活性、扩展能力、集成度等方面提供了更高的性能。Power QUICC 11同样由嵌入式的PowerPC核和通信处理模块CPM两部分集成而来。这种双处理器器的结构由于CPM承接了嵌入式Power PC核的外围接口任务,所以较传统结构更加省电。CPM交替支持三个快速串行通信控制器(FCC),二个多通道控制器(MCC),四个串行通信控制器(SCC),二个串行管理控制器(SMC),一个串行外围接口电路(SPI)和一个12C接口。嵌入式的Power PC核和通信处理模块(CPM)的融和,以及Power QUICCII的其他功能、性能缩短了技术人员在网络和通信产品方面的开发周期。 同Power QUICCII相比,Power QUICCIII集成度更高、功能更强大、具有更好的性能提升机制。Power QUICCIII中的CPM较Power QUICCII产品200MHz的CPM的运行速度提升了66%,达到333MHz,同时保持了与早期产品的向后兼容性。这使得客户能够最大范围的延续其现有的软件投入、简化未来的系统升级、又极大的节省开发周期。Power QUICCIII通过微代码具有的可扩展性和增加客户定制功能的特性,能够使客户针对不同应用领域开发出各具特色的产品。这种从Power QUICC II开始就有的微代码复用功能,已经成为简化和降低升级成本的主要设计考虑。 PowerPC一般应用在服务器或运算能力强大的专用计算机上,以及游戏机上。

4、RISC家族之ARC 架构与其它RISC处理器技术相较起来,ARC的可调整式(Configurable)架构,为其在变化多端的芯片应用领域中争得一席之地。其可调整式架构主要着眼于不同的应用,需要有不同的功能表现,固定式的芯片架构或许可以面面俱到,但是在将其设计进入产品之后,某些部分的功能可能完全没有使用到的机会,即使没有使用,开发商仍需支付这些〝多余〞部分的成本,形成了浪费。由于制程技术的进步,芯片体积的微缩化,让半导体厂商可以利用相同尺寸的晶圆切割出更多芯片,通过标准化,则是有助于降低芯片设计流程,单一通用IP所设计出来的处理器即可应用于各种用途,不需要另辟产能来生产特定型号或功能的产品,大量生产也有助于降低单一芯片的成本,而这也是目前嵌入式处理器的共通现象。 在ARC的设计概念中,是追求单一芯片成本的最小化,量体裁衣,这需要在设计阶段依靠特定EDA软件才能做到。

ARC 近期也推出了基于700系列的多媒体应用加速处理器,其中整合了ARC 700通用处理核心,以及高速SIMD处理单元,可以在低时钟下轻松进行诸如蓝光光盘的H.264编译码处理,此架构称为VideoSubsystem,基本上该应用处理器就可以担任通用运算工作,不过也可以与其它诸如 ARM或 MIPS体系进行连结,以满足应用程序的兼容性与影音数据流的加速。

5、RISC家族之Tensilica架构 Tensilica公司的 Xtensa 处理器是一个可以自由配置、可以弹性扩张,并可以自动合成的处理器核心。Xtensa 是第一个专为嵌入式单芯片系统而设计的微处理器。为了让系统设计工程师能够弹性规划、执行单芯片系统的各种应用功能,Xtensa 在研发初期就已锁定成一个可以自由装组的架构,因此我们也将其架构定义为可调式设计。

上一页  [1] [2] [3] 

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)

推荐阅读

图文阅读

热门阅读

Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:130,226.60000 毫秒