2．2 宽带信号解调
    ISL5216单通道的输出带宽可达到1MHz，更宽的带宽可通过多通道串联或多相滤波来获得。下面我将根据使用中的实例来说明这种情况下滤波器的结构及QDDC参数配置的主要流程。例如：输入速率：56MSPS(10x)，输出速率：14MSPS(2．5x)，输出带宽：5．6MHz。
    这种情况要使用全部四个通道才能实现。QDDC滤波器的结构如图5所示。

    通常，最好是CIC滤波器的抽取因子尽可能地大，这样，向FCE中写数据所用的时钟周期就少，但是这又受到混叠衰减的限制。在本例中CIC的抽取因子为4，混叠衰减大于60dB(fs／R=0．5／2．5=0．2)。
    通道0的输出分别输入到通道l、2、3构成三个分支的脉动阵列(systolic avrray)。每个分支都要经过一个19阶的滤波器。通道0、1、2、3滤波器的输入分别延时0、1、2、3个采样时钟，使得通道3输出第一个数据而通道0输出最后一个数据。由于从输入到输出的总抽取数为4×4=16，每个通道可以输出16位的数据。在这种结构中需要一个外部的多路复用器来组合输出数据，即先读取D路数据，然后是C、B，最后是A路。
    通道0、1、2、3每个输出可提供的时钟数为4×4=16，每个通道所需的时钟数如表l所示，即通道0、1、2、3使用了该通道可提供的每一个时钟。

    使用ISL5216配置软件对ISL5216的内部寄存器进行设置。设置如图6所示。

    其中第26项，每个通道的延时各不相同。地址为F801的寄存器低17位的设置需要注意一下，主要是各通道AGC和FIR输入输出路径的选择。

3 结束语
    本文讲述了四通道数字下变频器ISL5216的功能特点及设计要点，并从工作实际出发，详细介绍了针对FM信号解调鉴频器后的滤波器设计和利用多通道串联来实现宽带信号处理的具体的设计方法。该两种设计方法在不同的实际应用中均性能良好，达到了预期的指标。