图4 输入范围选择

       ad1672虽然是单电源+5v供电，但同样可用于交流输入信号，见图5。由于耦合电容器与ad1672的输入阻抗构成一阶高通滤波器，-3db转折频率f−3db计算公式为f−3db= 1 /(2 ×π × rin × ceq )

其中rin 为不同接法时的输入阻抗;ceq 为耦合电容器c1与c2的并联值。应当注意的是，c1一般使用大的电解电容或钽电容，有利于在高频段导通。又并联一个小陶瓷电容c2，使其在很宽的频率范围内在低频段仍然保持低阻抗特性。一般c1取10μf，c2取0.1～1.0μf。在直流耦合应用中，推荐使用缓冲放大器驱动AD1672的输入。一般选用高速、宽频带视频运算放大器。由于缓冲放大器与ad1672的输入电阻的相互作用，任何源电阻都要对增益误差和失调误差有影响。在直流精密测量应用中，调整电路实例请见ad1672的产品说明。对于使用电源电压大于6.5v的放大器，在ad1672的输入端推荐使用箝位电路。当出现故障时，它可使输入电压箝位到6.5v。

图5 交流耦合输入接线图

　　基准电压 ad1672的标称基准输出电压相对基准地(refcom)为2.5v。基准输入(refin)引脚可以接到基准输出(refout)引脚，也可接到高精度2.5v外部基准电压源(例如ad780b，ref192e，ref43b)。ad1672内部含有+2.5v曲率补偿带隙基准，虽然其绝对值和温漂系数都经过激光修整，但在refout与refcom引脚之间必须接一个1μf以上的补偿电容器。该基准源可提供最大负载电流为500μa，对于外接负载电流大于500μa情况下，需要外接缓冲放大器或上拉电阻器。

　　数字输出 ad1672在不同的输入方式下输出的数据形式不同：对于单极性输入，输出数据是直接的二进制码;对于双极性输入，输出数据是偏移二进制码。当数字输出驱动电源(drvdd)引脚分别接+5v或+3.3v时，可使ad1672cmos数字输出驱动器接口分别适合+5v或3.3v逻辑电路。虽然ad1672可以提供足够大的输出电流来驱动范围很宽的逻辑电路，但是大的驱动电流会产生电源引起的毛刺，影响s/(n+d)性能。当ad1762驱动大的容性负载或大的扇出时，在drvdd 与v dd 引脚上都应外接去耦电容。在数据终端，需要外部缓冲器或锁存器，例如sn74hc541，74hc541。

　　超量程

　　当模拟输入电压超过输出范围(0～+2.5v，0～+5.0v，±2.5v)时，会产生超量程现象。ad1672提供超量程(otr)输出引脚，指示超量程，利用otr引脚和最高位(msb)的与非逻辑结果可确定欠量程(低电平)和超量程(高电平)状态。 增益误差和失调误差调整ad1672的增益误差、失调误差和线性误差出厂时已经调整到最小，但是有些应用仍需要通过外部调整将增益误差和失调误差调整到零。因为这两种误差相互影响，所以需要反复调整。利用otr引脚，监控它的输出可分别在负满度-fs和正满度+fs两种情况下将其调整到1/2 lsb范围内，具体调整电路请见ad1672产品说明。 接地与电源去耦适当地接地与去耦是高速、高分辩率数据采集系统的基本设计要求。ad1672的特点是将模拟电源、数字电源和地都分开，使系统模拟地和数字地电路电流得到最佳管理。通常模拟电源和数字电源都应分别对地接去耦电容，并应尽量靠近接地端。对于数字输出端呈现大的容性负载(通常每引脚为20pf)，在drvdd引脚对数字地应接一个0.1μf陶瓷电容器。有关ad1672的详细应用情况，包括模数转换接口板的电路设计和印制线路板的布线，请参见ad1672产品说明。