在您曾经从事的嵌入项目中，有多少在项目生命周期各阶段成功过渡而不需要重做系统设计、物料清单、布线等呢?如果您的答案与嵌入业界的大部分人一样低于百分之百，则您可以考虑采用嵌入设计的一种新方法，它有望节省您的时间、金钱和烦恼。本文中，我们将探讨您日常面对的嵌入设计挑战，并以实用的方式探讨如何运用系统级的可编程能力克服这些挑战。首先，简介什么是真正的可编程能力。

　　真正的系统级可编程能力

　　我们将这一话题分为三部分分别进行说明：编程能力、系统级、真正。可编程能力不应与可配置能力混淆，而是指使用基本结构块构建功能的能力。该定义下，这些基本结构块在硬件中实施，并通过配置寄存器、数据路径和信号路径共同用于构建某个功能。例如，图1中描述了赛普拉斯(Cypress)下一代PSoC设备架构PSoC 3 和 PSoC 5中实施真正系统级可编程能力的基本结构块。图中突出显示的这些基本结构块包括高性能的8位8051 (PSoC 3) 或32位ARM Cortex M-3 (PSoC 5) 处理器、可编程时钟树、Universal Digital Block (UDB，通用数字块)、可编程模拟块和可编程路由和相互连接(模拟、数字和系统总线)。

　　PSoC 3和 PSoC 5架构中的时钟系统使一组模拟和数字时钟支持各种外围设备，例如ADC、PWM、计数器等。八个单独源的 16 位时钟分频器用于数字系统外设，四个单独源的 16 位时钟分频器用于模拟系统外围设备，所有分频器与一套四个内部或二个外部时钟脉冲源连接，形成强大的时钟数。

　　每个 UDB 是一个非常强大、灵活的数字逻辑时钟。PSoC 3 和 PSoC 5 架构中的每个 UDB 包括一个基于 ALU 的八位数据路径、两个细粒度 PLD、一个控制和状态模块以及一个时钟和复位模块。这些元件可以共同执行低端微控制器的功能，也可以将它们与其他UDB连接起来实现更大的功能，或者由他们实现数字外围设备，例如定时器、计数器、PWM、UART、I2C、SPI、CRC等，某些PSoC 3和 PSoC 5设备家族采用24个UDB，您甚至可以在8051或ARM Cortex-M3 处理器的基础上实现 24 核处理器，或内部 DMA(一个非常强大的架构)。

　PSoC 3和 PSoC 5的模拟能力与带一套可编程模拟外围设备的高精度固定功能模拟(基准电压精确度为工业温度和电压范围的± 0.1%)结合，可用于实现混频器、转阻(trans-impedance)放大器、缓存、运算放大器等。灵活、高精度模拟能力的综合运用可以实现许多独特、强大的设计。

　　最后，PSoC 3和 PSoC 5架构的路由和相互连接(如图1所示)由系统总线构成，允许任何GPIO成为数字、模拟、CapSense或LCD驱动I/O，这是真正强大的功能，实现显著的成本节约(4层到2层PCB)以及更简便的板布线，真正路由自由。