为获得低成本的手机解决方案，过去已经发展了几种集成方法，包括集成外部器件、将混合信号构建单元与数字功能合并等，主要的目的就是减少外部元器件数量（分立芯片器件、电阻、电容、电感器件，以及外部调节器件等），从而减少需要处理的器件并最终降低生产成本。朝SoC的方向再前进一步就是将数字（包括存储器）部分、混合信号和射频功能利用同一种工艺集成到单块芯片上，或者将这些构建模块组装到一个封装单元中。每种方法都有其优点和缺点，但单芯片方法能够提供最经济的解决方案，因为所需要的处理和封装成本最少，并且有可能实现最优测试理念。

　　英飞凌公司单芯片GSM/GPRS解决方案E-GOLDradio 在单个纯CMOS裸片上集成了手机应用所需要的基本构建模块，如基带功能、内部存储器（RAM和ROM）、混合信号和射频功能。高度集成的这一完整GSM/GPRS系统可以容纳在9×9 mm² LF2BGA-233倒装片封装中。其MODEM功能支持高达12级的多时隙GPRS传输。

　　用标准CMOS工艺达到最高集成度

　　为达到最高的集成度，需要考虑不同的晶圆工艺技术。BiCMOS, SOI 或SiGe工艺都可以使用，但最适合的还是标准CMOS技术，因为CMOS技术被广泛用于几乎所有逻辑元器件的生产。为了获得成本优化的解决方案，必须对这些不同技术（如CMOS和BiCMOS）之间进行仔细的分析和折衷。例如，与相应的BiCMOS工艺比较，由于需要的掩膜和工艺步骤较少，典型的0.25mm CMOS工艺成本约降低30% ~ 50%。SOI 和 SiGe工艺也是可能的选择，但相应的原材料比较昂贵，而且工艺复杂性也更高。这些都与经济的CMOS技术形成鲜明的对比。
 
　　当然，最适合的工艺技术在很大程度上也与芯片架构和芯片划分有关。显然，对于真正意义上的单片集成来说，射频宏单元必须采用与基带部分同样的技术实现。因此，所选择的工艺技术参数必须能够同时满足两者的要求。其中一个方面就是相关工艺所能够达到的速度，或者更准确地说，是特定工艺技术的跃迁频率（ft）。在选择最适合工艺技术的时候，这一参数具有关键作用。作为一个基本原则，所选择工艺技术的ft必须是不同构建模块中所处理的最高信号频率的10倍。

　　但是，如果数字设计和射频设计采用同样的工艺技术，那么必须考虑到这一技术并非是针对"模拟"要求而优化的。对于典型的射频设计构建模块，晶体管、电阻、电容和电感器的射频和噪声性能对于整个系统的行为和性能有很大的影响。因此通常必须特别考虑到CMOS制造工艺的变化，特别是电路缺陷和CMOS的特有缺点（如1/f噪声）对接收器和发射器行为的影响。为了满足GSM/GPRS射频参数所提出的极为苛刻的系统技术要求，就要采用特殊的设计方法，必须能够在较宽的额定温度范围内达到并保持这些性能参数。一方面要考虑到供电电压变化对性能参数的影响，另一方面也必须考虑到CMOS工艺不稳定所带来的影响。

　　选择适当的接收器和发射器结构

　　E-GOLDradio发射器部分主要包括一个用于发射调制的sigma-delta PLL和一个用于接收的直接转换器。整个结构的选择基于SMARTi-SD2。这款独立射频收发器已经通过大批量生产变得很成熟，保证了整个系统能够以低成本实现，同时还保证了系统的耐用性如灵敏度、寄生发射性能、输出功率等。
 
　　采用直接转换结构的主要优点之一是消除了在特定频率偏移处存储的非期望边带信号。就交叉耦合效应来说，此类不需要的边带信号会与所有其它可能的寄生信号相混合，并最终导致整个系统的性能大幅度下降。理论上，外差结构的唯一优点就是减轻调幅干扰以及对于闪烁噪声不那么敏感。

　　为了减轻从功率放大器（PA）到压控振荡器（VCO）的串扰，并最终降低系统复杂性，发射路径基于一个受调制PLL而建立。发射结构可以选择采用Sigma Delta调制方法，其在载波频率字中加入了前置补偿调制，能够为CMOS典型扩散问题实现最好的折衷。由于此类PLL需要大量的校准和数字过程，因此CMOS工艺具有相应的优势，能够在极小的裸片尺寸上实现这一逻辑。另外，在反馈环路设计中需要特别的考虑，因为系统需要极好的噪声抑制能力， 所孕枰??幸恍┬Ｗ祭纯刂苹仿反?莺???

　　同时，在GSM系统中需要达到的一个主要性能参数是接收器频带的噪声要求，在低频段20 MHz偏移时应达到-162dBc/Hz的性能。此外，要符合接收器的灵敏度和线性度要求，也需要极好的噪声指标。显然，这些参数都与前端滤波器密切相关。

　　闪烁噪声性能是接收器链路上的一个关键参数，因为这一参数直接与总体噪声数值的好坏有关。因此为了获得优异的总体系统性能，对解调器以及整个本地振荡器链进行优化设计非常关键。设计必须保证本地振荡器开关信号工作在最佳转换速率，并使总功耗尽可能低。 

 
　　将交叉耦合的影响减至最小

　　为了达到E-GOLDradio所实现的性能，需要采用总体系统方法。这意味着需要考虑引起不同构建模块之间交叉耦合和相互影响的所有可能机制。需要仔细考虑电源设计才能保证数字部分与射频模块间的影响达到最小。当然，封装以及布局对于芯片性能也有很大影响，因此需要与IC布局（如功能模块的排列）工作密切合作，才能够获得最佳的总体性能。此外，还必须考虑PCB的设计。

　　在芯片一级，必须特别注意集成在同一裸片上的射频和数字功能之间的交叉耦合影响。造成交叉耦合的一个根源是因为CMOS工艺本身采用了低电阻硅衬底。当然，尽管SOI对于交叉耦合效应不那么敏感，但它比CMOS工艺昂贵得多。所谓的保护环（Guard-ring）方法是提高隔离度的另一种选择。深槽技术也是一种可行的选择，但代价是工艺复杂性增加。

　　串扰的其它来源包括电源耦合、键合线等带来的感性耦合。减少耦合的对策包括良好接地、缓冲、引脚布局等。对付耦合效应的另一种方法是仔细地进行总体频率规划。由于电路实现时的不完美以及交叉耦合效应的存在，几个高次谐波频率成份会作为寄生频率成份出现在所需要的单频载波成份旁边。这些频率成份在发射频谱中会非常明显，从而影响到截止频率。利用智能频率转换方法以及特殊的设计技巧等方法，可以减轻这些不需要的频率分量。