其中：u+v+1=m，权bin∈(1，O)，i=1，2，3，…，m。量化的一种方法是选取式(3)中的一个变量，如xn，抽取其小数部分的某一二进制位随时间变化时的序列作为PN序列。

2 电路模块的设计与PN序列的FPGA实现
    电路模块的设计基于Altera公司开发的Quartus Ⅱ6．1和DSP Builder 6．1。该平台的优势是能够在Simu—link平台上直接调用DSP Builder库中的各个库单元完成电路设计，如延时单元、并行加法器、流水线乘法器、总线单元和放大器等，并便于FPGA硬件实现。在Simu—link环境中设计的式(3)的电路模型如图2所示，并建立相应的MDL文件。为验证电路模型的精度，需进行仿真验证与修改。

    在Simulink中，通过DSP Builder 6．1自带的Sig—nal Compiler模块可将已建立的MDL文件转换成VHDL文件和QPF文件。通过对QPF文件进行分析、综合和编译，把在线编程与配置后的文件下载到FPGA芯片中。
    硬件实验是在康芯公司的开发板上实现的(图3(a))。该开发板的核心芯片为Altera公司的Cy-clone Ⅱ EP2C35F484C8，系统晶振为20 MHz。芯片输出的PN序列数字波形如图3(b)所示。

4 结 语
    基于FPGA技术，提出一种PN比特序列发生器的设计与实现方法。该方法以一个连续的超混沌系统为PN序列的随机信号源，其离散模型和量化方法反映了超混沌系统的特性。与离散混沌系统和低维混沌系统相比，连续超混沌系统具有更复杂的结构、更多的参数和初始值，因而具有较大的密钥空间，使其应用于保密时具有更好的安全性。