·上一文章：基于软件无线电思想的数字通信终端接口电路设计与实现
·下一文章：短波软件无线电通信系统中的DSP技术
Ｉｎｔｅｒｓｉｌ公司（１９９９年８月更名前为Ｈａｒｒｉｓ公司）一直占据着商用数字中频标准产品市场的较大份额，尤其是ＤＤＣ系列产品更是倍受青睐；ＨＳＰ５０２１４Ｂ ＰＤＣＰｒｏｇｒａｍｍａｂｌｅ Ｄｏｗｎｃｏｎｖｅｒｔｅｒ 就是该公司继ＨＳＰ５００１６、ＨＳＰ５０２１４和ＨＳＰ５０２１４Ａ之后推出的单通道ＤＤＣ中性能最好、功能最强的新款ＤＤＣ产品。１ 结构组成与工作机理
ＨＳＰ５０２１４Ｂ可大体分为１３个功能模块：同步电路、输入模块、输入电平检测、变频模块（正交混频器与数控振荡器）、ＣＩＣ（ＣａｓｃａｄｅｄＩｎｔｅｇｒａｔｏｒ－Ｃｏｍｂ）抽取滤波器、ＨＢ（Ｈａｌｆ－ｂａｎｄ）抽取滤波器、２５５阶可编程ＦＩＲ滤波器、自动增益控制器（ＡＧＣ）、重采样与ＨＢ内插滤波器、定时数控振荡器、坐标变换器、鉴频（幅）模块和输出模块。图１为ＨＳＰ５０２１４Ｂ的功能组成框图。
从其结构组成可见，ＨＳＰ５０２１４Ｂ可以完成通常ＤＤＣ所应具有的三大功能：一是频率变换；二是采样率压缩（抽取）；三是滤波整形。其中的变频功能由图１中所示的正交混频器完成，抽取和滤波功能则由图１中所示的ＣＩＣ抽取滤波器、ＨＢ抽取滤波器、２５５阶ＦＩＲ抽取滤波器、重采样和ＨＢ内插（Ｉｎｔｅｒｐｏｌａｔｉｏｎ）滤波器级联完成。事实上，这里的变频和低通滤波合在一起就是带通信号的正交调制过程[５]。而其中的抽取功能实际上是通过采样率变换的多级级联实现的。就系统所需的运算量和存储量来说，采样率变换的多级实现通常要比单级实现更有效[５]。因此，ＨＳＰ５０２１４Ｂ工作机理的理论渊源就是带通信号的正交调制理论和采样率变换的多级实现理论。除了上述的三大功能以外，ＨＳＰ５０２１４Ｂ还可以完成诸如自动增益控制、片内和片间的同步控制、载波和码元跟踪以及对部分常规通信信号的解调等功能。
２ 引脚描述与技术特性
ＨＳＰ５０２１４Ｂ是一个超大规模集成芯片，共有１２０个引脚，各引脚的说明如表１所示。
表1 HSP50214B 可编程下变频器的引脚说明
| 引脚 | 说明 | 引脚 | 说明 |
| Vcc | 电源输入正电压 | OEAH | AOUT总线高字节位输出使能 |
| GND | 接地 | OEAL | AOUT总线低字节位输出使能 |
| CLKIN | 输入时钟 | OEBL | BOUT总线高字节位输出使能 |
| IN(13:0) | 输入数据 | OEBH | BOUT总线低字节位输出使能 |
| ENI | 输入使能 | COF | 载频补偿输入 |
| GAINADJ(2:0) | 增益调整输入 | COFSYNC | 载频补偿同步输入 |
| PROCCLK | 芯片后端处理时钟 | SOF | 重采样补偿频率输入 |
| AGCGNSEL | AGC增益选择 | SOFSYNC | 重采样补偿频率同步输入 |
| SEROUTA | 串行输出总线A | SEL | 输出数据地址选择线 |
| SEROUTB | 串行输出总线B | C(7:0) | 与微处理器接口的数据总线 |
| SERCLK | 串行数据输出时钟 | A(2:0) | 与微处理器接口的地址总线 |
| SERSYN | 串行输出同步信号 | WR | 与微处理器接口的写脉冲 |
| AOUT(15:0) | 并行输出总线A | RD | 与微处理器接口的读脉冲 |
| BOUT(15:0) | 并行输出总线B | MSYNCO | 多芯片应用时的同步输出信号 |
| DATARDY | 输出使能信号 | MSYNCI | 多芯片应用时的同步输入信号 |
| SEROE | 串行输出使能信号 | SYNCIN1 | 前端刷新同步输入信号 |
| INTERRP | 中断输出 | SYNCIN2 | 后端刷新同步输入信号 |
| REFCLK | 参考时钟 | SYNCOUT | 同步脉中输出 |
概括地说，ＨＳＰ５０２１４Ｂ具有的技术特性如下：
· 前端处理速度ＣＬＫＩＮ达到６５ＭＳＰＳ，后端处理速度ＰＲＯＣＬＫ达５５ＭＳＰＳ。
· 全部处理过程的无虚假信号动态范围（ＳＦＤＲ）大于１００ｄＢ。
· 在低通输出带宽为９８２ｋＨｚ的时候输出速率可达１２．９４ＭＳＰＳ。
· 总抽取因子范围为４～１６３８４，由于有了重采样级，抽取因子可以是非整数。
