首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 维修教程知识 > 单片机栏
基于串行RapidIo协议的无线通信基带处理系统架构
来源:本站整理  作者:佚名  2009-08-07 13:52:54



1.2 RapidIO的关键技术
1.2.1 流量控制
    RapidIO流量控制的首要目的是确保系统中数据流的平稳传递,以及避免事务因为被堵塞而无法完成。RapidIO在链路级定义了三种流量控制机制:重传、减速和基于信用的流量控制。重传机制是最简单的机制,接收方在因为资源缺乏而来不及接收包时,会发出一个重传控制符号作为响应,发送方接收到响应后将从该包处开始重传直到其被接收方接收。减速机制是接收方通过发送减速控制符号,促使发送方在包间插入空闲控制符号,以增加发包间隔,从而达到降低发送流量的目的。基于信用的流量控制是接收方通过使用特定的控制符号向发送方指明每种事务流对应的缓冲空间信息,发送方根据该信息决定是否发包。
1.2.2 错误管理
    RapidIO的工作频率非常高,而在高频率下工作很容易发生错误,因此需要强大的错误覆盖机制,使其从硬件上确保RapidIO能够准确地检测到错误,并从中恢复。RapidIO发生的错误大体上可分为三类:第一类是接收方收到错误包;第二类是发生丢失事务错误;第三类是接口发生致命故障。 RapidIO结合重传协议和循环冗余校验码提供了广泛的错误检测和恢复技术,同时还使用控制字符和响应定时器来减小系统中漏检错误的可能性。

2 基于串行RapidIO的无线通信基带处理系统架构方案
    本文基于串行RapidIO所提出的无线通信基带处理系统架构方案如图2所示。在该方案中,CPU完成控制信息的生成以及MAC数据的调度,FPGA和DSP完成基带数据的处理。各芯片均使用串行RapidIO与SRIO SWITCH芯片相连。
    对于上行基带处理而言,天线数据通过CPRI从射频板传输到基带板上,经过CPRI与SRIO(串行RapidIO)的桥接器后由SRlO SWITCH交换到FPGA或DSP开始处理。上行基带处理通常需要在FPGA和DSP中进行FFT、信道估计、解调、解重复、解交织、解扰、译码以及数据校验等处理。这些处理可以根据其在FPGA和DSP中实现的难易程度以及资源消耗率对实现器件进行选择。经过校验后,上行数据再通过 SRIOSWITCH被发往CPU进行MAC层的处理,处理完成的数据最后通过CPU的GE接口进入核心网。

    对于下行处理而言,下行数据通过GE接口进入CPU,CPU再将数据发往相应的处理器件进行处理。当处理器件完成对下行数据的编码、加扰、交织、IFFT等处理后,再通过CPRI与SRIO的桥接器发送到射频板。

3 基于串行RapidIO的无线通信基带处理系统架构方案的优点及测试验证
    基于串行RapidIO的基带处理系统架构与传统架构相比,具有诸多优点,本节将具体描述。同时,为了验证所述优点以及系统架构的正确性,对系统进行了硬件实现,并在实现后的硬件上完成了相关的功能和流量测试。
3.1 优点分析
    (1)系统具有很强的灵活性和可扩展性
    灵活性和可扩展性是该系统架构最大的优点。不同的通信协议,其需要实现的功能以及数据的处理流程往往是不一样的。即使是同一种协议,也会因为应用场景的不同而存在不同的需求。这些差异化的设计如果能在同一个硬件架构中实现,将会为设计者带来巨大的便利。串行RapidIO是点对点的高速接口,图2中各芯片可以通过SRIO SWITCH自由收发数据。同时,连接到SRIO SWITCH的处理器件个数可以在一定范围内自由地增减,因此该架构可以实现不同的拓扑结构,以满足不同的设计需要。
    (2)任意两个芯片间都可以进行数据的高速低延时传输
    串行RapidIO协议1.3拥有两种传输模式和三种传输速率。两种传输模式分别为1x和4x,即发送和接收分别各有1对或4对差分线。差分线又有三种传输速率可供选择,分别是:1.25Gb/s,2.5 Gb/s,3.125 Gb/s 。因此,芯片间的采用4x模式(1x模式)进行信号传递的最大流量可以达到12.5 Gb/s(3.125 Gb/s)。除去串行传输中的8 B/10 B编码开销、协议包开销以及控制符号开销后,有效载荷流量可以达到9 Gb/s(2.3 Gb/s)左右。9 Gb/s的流量可以轻松地满足现代通信系统的需要。
    (3)支持数据的分布式处理
    随着第三代无线标准的发展演进所带来的更高的用户数据率,基带处理系统对数据处理性能的要求也在持续增加。为了解决芯片处理能力不能满足系统发展需要的矛盾,在该架构中引入了分布式处理技术。由于RapidIO支持组播功能,数据可以通过图2中的CPRI与SRIO的桥接器或某个FPGA以组播的方式同时向多个DSP传送数据,每个DSP会根据自身的控制信息对数据进行不同的处理,完成处理后的各DSP会将数据发往同一个FPGA进行合并,从而完成对数据的分布式处理。
    (4)上下行处理合并在同一个板上
    将上下行处理合并在同一个板上是该架构的又一大特点。上下行的合并有利于对资源的充分利用,同时也可以根据场景的不同灵活地分配上下行资源,充分地体现了高性能、低消耗的特点,使其具有很强的现实意义。
    (5)具有高稳定性和易于布局布线的特点

上一页  [1] [2] [3] 

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)

推荐阅读

图文阅读

热门阅读

Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:114,496.10000 毫秒