13.5GHz分频器上市后，设计者可使用低成本的标准元件来构建PLL，从而提供VSAT和其它RF器件所需的高频率。

       图4说明了如何使用PLL电路来创建VSAT上行链路本地振荡器。该设计需要一个噪音性能较好的单芯片频率合成器，如SP5769。这种芯片的最大工作频率为3GHz，但通过ZL40813 13.5GHz器件将VCO的输出除以8后(为1.6GHz)，可将频率扩展到13.5GHz。1.6GHz输入在SP5769中被进一步分频，然后与晶振参考频率相比较。SP5769的输出通过一个充电泵，控制VCO的输入，构成一个闭合回路。

　　基于低噪音单芯片高频分频器的PLL设计

　　该电路也可以使用其它单芯片频率合成器，不过应注意选择那些能与高频预分频器接口的合成器。

      在基于BiCMOS技术的合成器中，有些电路的工作速度可能相对较低，因此不能很好地配合高频分频器。

　　诚然，低相位噪音对VSAT和其它RF器件都十分重要。本例电路中的13.5GHz分频器是采用互补硅双极技术构建的，Ft为28GHz。这样在回路带宽中产生的噪音与载波的噪音十分接近，不会被PLL消除。

      噪音级数与材料的物理特性有关，如GaAs等其它技术本身的噪音级数就比载波噪音要高。图5列举了其它13.5GHz分频器的相位噪音级数。

　　基于低噪音单芯片高频分频器的PLL设计

　　φn=20log10n

　　在合成过程中增加的相位噪音可通过如下公式计算：

　　φn=20log10n

　　其中，φn是超过相位比较器噪音基底(noise floor)的相位噪音增量，单位为dB；n是合成器的输出频率与相位检测器比较频率之比。

　　SP5769中的相位比较器噪音基底为-148dBc/Hz。如果比较频率为4MHz，而输出频率为13GHz，则n为3,250。因此，在回路带宽中的噪音比相位噪音基底高70dB。假设没有其它明显的噪音源，那么13GHz的输出信号的相位噪音为-78dBc/Hz。

    通过类似的方法将频率从1.6GHz频分成4MHz，也可以降低分频器产生的相位噪音，将其产生的噪音降低了52dB，从-140dBc/Hz到-192dBc/Hz。这一数值与比较器的噪音基底相比可忽略不计。采用同样的办法将晶振噪音在内部分频，也可将其忽略不计。

　　小结

    本文描述了如何用新一代的13.5GHz分频器来扩展低成本商用频率合成器的频率范围，从而降低VSAT等新型高频应用的成本并推广其应用。