2．3 时钟设计
    发送器以2．5 Gb／s的速率定时输出数据。实现该速率的时钟必须精确在中心频率±300 ppm内，它最大允许每1 666个时钟偏离1个时钟。设备获取时钟输入的方式有两种：采用本板时钟和使用外部输入时钟，该设计使用外部时钟。如果使用扩展频谱定时(Spread Spectrum Clocking，SSC)功能，一般都要求链路上的发送器和接收器必须使用同一参考时钟，SSC是一种用于缓慢调制时钟频率的技术，以便降低时钟中心频率处的EMI辐射噪音。有了SSC，辐射的能量就不会产生2．5 GHz的噪音尖峰信号，因为辐射能量被分散到2．5 GHz周围小的频率范围。
    本模块需要为外接的PCI设备提供时钟信号，如图2所示。33 MHz晶体作为时钟源，通过零延时缓冲器CY2305输出5路时钟，并分别作为PEX8111和4个外接PCI设备的时钟源。零延时缓冲器是一种可以将一个时钟信号扇出多个时钟信号，并使这些输出之间有零延时和很低偏斜的器件，所以可以认为4个外接PCI设备工作在同一时钟下。

2．4 PCI接口设计
    该PCI接口实现的功能为PCI的HOST功能，包含总线信号和仲裁信号。在进行该模块设计时需要注意连接器J1的信号定义与标准的J1接口有一些差别。因为如果将PCI总线信号完整的引出需要两个连接器J1，J2配合使用，但是因为高速连接器XSJ3处于原本J2的位置上，因此在缺少部分信号针的情况下无法实现完整PCI host功能，采取使用了特殊的CPCIJ1连接器的方法解决这个问题，这种连接器比普通J1连接器多出15个信号引脚，可以使用这些多余的引脚引出REQn，ACKn信号。
2．5 电源设计
    PEX8111芯片需要用到3种电源。其中PCI总线信号为5 V，I／O供电电压为3．3 V，串行收发器的电源电压为1．5 V，所以本模块需要提供5 V，3．3 V和1．5 V三种电压源。
    5 V．3．3 V电压由系统提供，1．5 V由3．3 V电压转换获得，选取国家半导体公司的LP2992作为3．3～1．5 V电压转换模块。该模块具有90％以上的转换效率、简单的外围电路、更小的封装、2．5％以下的纹波电压等特点。
2．6 复位设计
    复位输入有三个，来自PCIe端的复位，来自PEX8111复位输出，手动复位信号，保证在主机侧出现冷复位和要求本板单独复位的情况下，可以将复位信号向下传递，如图3所示。

3 高速电路设计
    基于CPCIe总线的电路属于高速电路，在电路设计之初就采用仿真工具进行验证，并根据仿真结果不断调整自己的设计。
    对所设计的电路进行仿真是该设计的关键点。PEX8111芯片信号的种类和数目都比较少，在芯片外围没有复杂的逻辑设计，在电路设计上对时钟和电源的要求也比较简单，但是对传输在PCB上高速差分信号的质量有很高的要求，这个要求也是当前所有高速设计面临的共性问题。由于高速PCB设计需要考虑的因素很多，比如介质、平面分割、信号的等长等，传统的设计准则已经不再准确，所以需要依靠仿真工具来提供设计依据。在该设计中采用的仿真工具是Mentor公司Hyperlynx GHz，Hspice仿真模型，由器件的生产厂家提供。
    仿真的过程主要包括前仿真和后仿真，以下叙述两种仿真的具体内容。