0 引 言
    在过去几年里，由于数据输入／输出的要求不断提高，使用户对数据总线带宽提出更高的要求，由此产生了很多基于高速序列构架的传输标准。包括PCI Ex-press，HyperTransport，InfiniBand，RapidIO和Star-Fabric等。
    2002年第2季度PCISIG组织发布了PCI Express1．0规范，定位于设计成一种系统互连接口。该组织又于2005年第3季度发布PCI Express规范在工业控制领域的规范PICMG EXP．0 CompactPCI Express Specification R1．0，被称之为CompactPCI Express(在下文中简称为CPCIe)规范。
    CPCIe系统可以兼容CPCI模块，具体的实现方法是在系统中加入CPCIe到CPCI的桥接模块，该模块被称为混合桥接模块。
    进行混合桥接电路的设计主要实现以下内容：
    (1)PCI部分接口的设计实现；
    (2)PCIe总线接口设计实现。

1 设计原理
    如图1所示，该模块由XSJ4连接提供3．3 V电源，在板上使用DC-DC电压转换模块，将3．3 V电压转换为1．5 V电压，提供给PEX8111使用。PEX8111的上行端口(Upstream)为x1的PCI Express接口，下行接口(Downstream)为32位／33 MHz的PCI总线，该PCI接口可以实现PCI总线的Host功能。

2 实现方法
2．1 主要原器件选择
    在该设计中采用成熟技术，选用常用、可靠的控制芯片，结合一些常用的外围电路和专用电路实现全部的功能，即选择PEX8111作为接口芯片，利用功能芯片实现硬件逻辑。
    PEX8111是PLX公司推出的专门用于PCI Ex-press和PCI总线之间桥接的芯片，它包含1个x1的PCI Express端口和1路32位PCI接口。它的外围电路少，设计简单。
2．2 PCI Express硬件接口实现
    每个PCI Express的端口包括两部分信号，端口控制信号和通信信号。端口控制信号包括热插拔控制信号、时钟使能信号、电源使能信号等。通信信号主要由lane信道组成，每个lane信道包含收发差分信号对各一个，每个PCI Express的端口包含的lane信道数是可以伸缩配置的，也就是说包含lane信道的数目是可变的，在该模块中单个端口包含1个lane信道。在lane信道上传输的是高速差分信号，在每个信号差分对上信号的最高的传输速率可以达到2．5 Gb／s。在两个设备之间互连的lane信道需要加入电容隔离直流信号，考虑到传输信号的频率，电容的封装尺寸一般为0402，小的尺寸可以降低电容的串联等效电感，提高电容在高频信号区域的使用性能。