· 安全串行通信接口
　　通信接口主要由Philips SJA1000及外围电路构成。主要完成上位逻辑控制单元与主控CPU之间安全数据交换，接口协议灵活。实际应用中采用了双重冗余的CAN总线方式，确保数据交换安全可靠。

　　· 看门狗复位电路
　　外置硬件看门狗选用MAX1232芯片。主要完成程序由于干扰“跑飞”进入死循环之后，输出复位脉冲，迫使CPU重新从程序原点恢复执行，提高系统的抗干扰能力。

　　· DDS直接数字频率合成器
　　选用AD7008 DDS芯片及外围元件构成。DDS芯片被设置成FSK工作模式。在FSK模式下，其输出信号频率是频率控制寄存器(FCR)0、1以及FSK控制输入引脚FSELECT状态的函数。当FSELECT引脚为低电平时，输出边频f1(FCR1控制)，当FSELECT引脚为高电平时，输出边频f2(FCR2控制)，只要 严格遵循铁路2FSK信号基带调制信号与边频信号频率依存关系，选择适当的边频频率，并且利用基带调制信号控制FSELECT引脚电平状态即可实现。根据DDS的特点，边频的切换是瞬时完成的(ns级)，并且新的输出频率相位累加起点是前一频率的相位累加终点，因此可以保持频率切换点的边频相位连续性，符合铁路2FSK信号的技术特点。关于频率控制寄存器设置数值，可以根据公式(6)确定。

　　· 差分放大
　　由INA118差分放大器及外围电路构成。主要完成DDS输出正/反向2FSK信号的处理，抑制2FSK信号中的共模成分，提高信号纯度。同时通过调整外置的电压增益电阻，使输出2FSK信号的电平幅度达到相关技术要求。并确保外部增益电阻在断路故障或阻值增大条件下，差分输出端信号幅值不增加，成衰减趋势，从而满足核心系统故障导向安全的功能需求。

　　· 缓冲放大器
　　由BUF634芯片及外围电路构成。主要完成在保持输出2FSK信号电平恒定不变的条件下，仅对信号的电流进行放大，增强信号对后级电路的驱动能力。

　　· 状态回采模块
　　由光耦、运放电路等构成。主要完成输出2FSK信号的再采集、隔离整形与输入，实现信号的实时闭环检查，提高系统的安全性。

　　软件设计

　　为了满足可靠性、安全性和实时性的要求，系统软件采用了汇编语言编写源代码，并且采取了一些措施提高软件的抗干扰能力，例如：软件陷阱、指令冗余、关键数据的备份以及差错校验等，系统软件流程示于图5。

图5  系统软件流程

测试结果及结论

　　实验室环境下内对该项成果进行了测试，包括载频精度、低频精度、低通滤波器通频带以及边频的切换时延等指标。结果表明：信号精度和实时性完全可以满足现场要求，相对误差均控制在10-5~10-6范围内。 采用DDS技术的铁路专用2FSK信号发送模块，可以实现使用同一硬件平台，完成我国铁路包括UM71、ZPW2000A、国产移频等不同类型列控信息输出的功能。目前，该项成果已在工程现场得到应用，运行稳定。相对于其他方式的设计，例如FPGA、PLL频率合成、虚拟仪表等，该方案具有明显的优点：嵌入式设计、性能稳定、硬件紧凑、性价比高等。尤其是在研制过程中所采用的设计思路实现了通用化多变量控制的2FSK数字信号调制，对于其他数据通信应用领域也具有一定的借鉴意义。