DDS技术方案

　　基于对DDS技术深入研究，DDS技术应用在新型列车信号控制系统是完全可行的，技术方案可以简要归纳如下：

　　· 对2FSK信号典型参数：上边频fh、下边频fl、调制低频方波f(t)的精确生成；

　　· 在精度允许范围内实现低频调制方波对上、下边频信号的相位连续调制。

　　DDS的数学模型

　　根据傅立叶变换理论，任何周期信号都可以分解为一系列正弦或余弦信号之和，对于一个频率f固定的周期性模拟或数字信号而言，无论其幅度如何变化，在每一个时间周期内，信号相位角按照固定角频率w线性变化。如图2 MATLAB仿真波形所示。

图2  信号幅度与相位变化的对应关系

　　在一个系统时钟周期内，正弦信号相位的变化由下式决定：
(3)

　　假定时间间隔dt以系统时钟周期1/fclock(可以看作为采样周期)来代替，可得：
(4)

　　式中Dphase：采样时间间隔内信号相位的增量。

　　从公式(4)中显而易见，控制Dphase的变化，就可以控制不同的频率信号的输出。把0~2的连续相位量化为0~2N位数字相位，则Dphase可以表示为：
 (5)

　　式中N为DDS相位寄存器位数(通常为24~32)；M为DDS相位寄存器的步长。

　　根据公式(5)和公式(4)，推算出：
(6)

　　公式(6)表明在系统时钟(DDS的参考频率源)保持恒定的条件下，通过改变预置的频率控制字(相位累加器的步长M)，就可以精确控制输出信号的频率变化。

　　DDS硬件架构

　　图3显示DDS硬件架构主要由相位累加器、正弦查找表、模数转换器以及低通平滑滤波器等部分构成[3]。

图3  DDS硬件架构框图

　　相位累加器在DDS功能实现上发挥着核心作用，把0~2的连续相位转换为32位的数字相位(假定相位累加器的位数N=32)，在时钟脉冲的控制下，输入到频率寄存器的控制字在相位累加器中定期累加转变成为输出信号的数字相位信息。

　　正弦查找表是一个存储了特定数据的只读存储器。正弦查找表中固化了对一个满周期标准正弦信号以系统时钟频率为采样频率，采样点数为2N(N：相位累加器位数)的波形取样值(二进制编码)。

　　DDS中的数模转换器用于把正弦查找表输出的正弦信号数字幅值转换为模拟幅值。

　　低通平滑滤波器可以滤除DDS系统时钟引入的高频干扰以及由于DDS内部相位累加器输出相位需要截断固有特性导致的加性相位噪声。

　　硬件设计

图4  系统硬件

　　· 主控CPU
　　选用ATMEL 精简指令集AVR MEGA128芯片。主要完成与上位中央逻辑控制单元的双向高速安全串行数据通信，实现列控信息的差错控制和数据帧打包成型；基于对列控数据软件判断处理，以基带调制信号周期为间隔，动态刷新DDS芯片控制寄存器，直接实现正弦形式的铁路2FSK信号正/反向双路输出，供给后级差分放大器使用。完成输出信号的状态回采、闭环检查，以校核输出2FSK信号的关键参数指标是否达标。