·上一文章：Virtex-5FPGA设计Gbps无线通信技术设计计算
·下一文章：WLAN双频印刷天线的设计
最后，所有这些纯存储解决方案并没有引入智能的系统数据处理。因此，定制电路必须可以发现丢失的数据包，同时用虚拟信息包来填补空隙，从而保持信息包同步性。集成了所需智能的标准样本比较解决方案就可一举两得。
适当的解决方案
基于对上面一些方案的评估分析，我们列举出一个最佳解决方案应该具备的性能如下：
● 解决方案必须包括一个有足够能力存储大量数据样本的存储器。
● 为了“未来验证”该设计，存储器必须可以扩展。
● 存储器和DSP集群之间必须是串行接口，以使I/O数量最少。
● 存储器的串行接口必须足够快，可以10 Gbps 板卡级吞吐量馈入 DSP。
● 串行接口必须满足DSP厂商采用的行业标准规范。
● 器件必须采用智能数据处理，以消除对必须是定制设计的专用器件的需求。
● 器件必须消除任何和全部定制方法 —— 必须是标准的特定应用系统元件。
换句话说，该解决方案是一种具有内置智
提升数字处理吞吐量
解决了样本比较问题，我们可以看看另一个使用串行 RapidIO ASSC 的方面，即处理性能本身。当然，增加 DSP 的数量和/或性能都会增加系统吞吐量。但是，通过使 DSP 的负载处于最佳状态就可以简单地增加吞吐量。这就是预处理交换芯片的作用。
预处理交换芯片位于 RF 背板和 DSP之间，在数据到达 DSP 之前进行拦截。交换芯片有助于对有效负载数据进行信息包处理，并在 DSP 执行无线运算之前对有效负载进行优化。该器件可以在交换信息包的同时预处理数据。然后输出信息包会以组播方式传送至 DSP 集群。这种预处理器件不仅可提供预处理功能，而且还可以根据带宽、流量和调用数据实现 DSP 配置的软件确定“随时可编程”的修改。因此，这种交换芯片使系统可动态地调整、开始和关闭路径，以满足带宽变化的需要。与以往的无线基站架构不同，这种预处理芯片提供了在未来能够很好利用的内在扩展性。
这种交换芯片可以进行定制，以适用于基于蜂窝的芯片或 FPGA。然而，该应用是采用标准接口规范的标准器件的理想选择。大量的 ASSC 测试表明：它可将 DSP 负载减少 20%，从而有效地提高 DSP 的能力。此外，取代老式结构的 FPGA 和双端口存储器可以降低成本和设计的复杂性。
开发具有串行缓冲器和预处理交换芯片的基站
基站设计者表示，与其它解决方案相比，串行缓冲器和预处理交换芯片的组合不仅使 DSP 的负载降低了 20%，而且可使材料成本下降 50% ~ 75%。采用两个器件组合的基站电路板请参考图1。
显然，成功设计的先决条件是这两个 ASSC 组合与 DSP 进行无缝互操作。为了实现这样的操作，基站设计者可使用一个由主要元件厂商共同开发的开发平台。根据这样的平台就可着手进行软件编程和实现早期原型，从而加速上市时间。该开发平台包括 4 个交换连接的超高性能 DSP、预处理交换芯片，以及支持其它包括串行缓冲器的串行 RapidIO 端点的子卡扩展端口。同时也包括加速安装、初始化和现场案例执行所需的所有软件。该平台有 3 个千兆以太网背板、1个线路 I/O；每个 DSP 有多达 128 MB的 DRAM DDR2；闪存（串行高速）和 I2C；系统主引导 JTAG、MMC；用于其它应用的 IPMI MMC控制；以及 1 个独立操作的局部功率选择。
总结
模块化设计需要使用具有标准接口的标准元件。串行缓冲器可以解决帧样本比较问题，预处理交换芯片可以解决吞吐量密集的数据处理和交换问题。采用串行 RapidIO 的组合可为用户提供完整的处理和存储解决方案，帮助其具成本效益地向终端客户提供先进的 DSP 密集无线服务，如视频、语音和数据。此外，它还可解决无线基础设施中日益增长的吞吐量局限性问题；与其它解决方案相比，可将 DSP 负载减少 20%，降低材料成本 50% ~ 75%。
