那么,我们怎样实现模块化呢?利用更低成本的标准元件来代替相对昂贵的基于蜂窝和 FPGA 的 ASIC 器件来实现该目标尚有很长一段路。但是,如果这些标准元件在没有采用定制设计接口的条件下进行互操作,就需要标准接口。定制设计接口是标准元件有效使用的天敌,并可阻碍制造商最大限度地利用模块化的能力。
串行 RapidIO 是为解决嵌入式系统中此问题而设计的一种开放标准接口。在实现板上
帧样本比较瓶颈
今天的无线基站必须多次处理同一套数据来解码不同的信息。例如在 3G 系统中同样的硬件模块(DSP 或码片率处理 ASIC)需要获得 10 ms的样本帧数据来首先执行随机存取通道(RACH)解码,然后执行数据通道(DCH),而同样的数据都要被集群中所有的 DSP 访问。
然而,射频(RF)环境的干扰会导致数据的失真、破坏以及数据包的丢失。为此,基站必须对数据进行时域比较,以提高实时处理算法程序的效率,来弥补这些错误和损失,基站需要对以前的帧样本(n-1)和当前的帧样本(n)进行对比。但是,在 3G 基站等较高数据吞吐量的系统中,样本都是相当大的,并且系统吞吐量会因执行如此大的样本比较而受到限制。
帧样本比较问题通常消耗宝贵的系统资源来实现所需的速度,并且限制基站系统以具竞争力的价格支持增值服务的能力。3G、4G 及以上的下一代无线基础设施需要 10 Gbps的基站数据处理速度,以使传送到独立终端的传输数目最多。
可行但又不太理想的几种办法
有限的本地存储能力是瓶颈。基本上,DSP 本地存储器没有足够的容量在一个操作中执行这种比较。解决这个问题的一种方法是将大数据样本分成若干片段进行单独处理,然后再将这些结果整合起来。不过,这会影响基带的吞吐量并降低性能。无论如何,这些本地存储器应该专门用于高速缓存和程序代码。如果将它们用于另外的用途将导致需要更多板上其它地方的存储器,同时还会产生器件和空间成本以及存储器管理等问题。当然,基站制造商可以通过增加 DSP 的数量或提高速度来部分地弥补性能的下降。但是,这种增量的方法并不能解决根本问题 —— 存储大量数据样本并迅速将它们传递给 DSP 进行处理。
由于存储容量是我们面临的一个挑战,我们可以在板上增加一个本地存储器作为缓冲器来馈入其它本地存储器。这将使存储管理变得复杂,只不过是减轻瓶颈问题的权宜之计,而不能解决这个问题。
另一种选择是,我们可以使用复制的并行存储器。然而,这将使器件和板卡空间非常昂贵,并会显著增加 BOM。此外,由于吞吐量需求增加,电路板需要进行重新设计以容纳更大的存储器。因此,这种方案不易于进行扩展。