串行RapidIO 协议是一个点对点的包交换协议,由包和控制符号组成。SRIO有物理层、运输层和逻辑层3层结构。逻辑层定义总体的协议和分组格式;运输层为RapidIO 数据包提供了路由和寻址的功能;物理层负责描述器件的接口规范。结构的层次划分保证了任意层增加新的事务类型无需改变其他层规范,有助于设计的灵活性和更好的前后兼容性。图1说明了SRIO协议的分层机构。

　　SRIO工作模式分为：I/O逻辑操作和消息操作。

　　I/O模式下，所有的包包含具体的地址，地址表明数据应该存储到目的设备的位置。Direct I/O要求RapidIO源设备必须有目的设备的内存地址表格。当CPU需要从本地内存发送数据到外部处理单元，CPU必须向SRIO接口提供有关传送的信息，比如：DSP内存地址、目标deviceID、目的地址、包的优先级等。

　　消息传送模式，消息的源端无需了解目标设备的内部结构或存储器映射。相反，RapidIO数据包中用mailbox来标示。Mailbox由本地设备控制和映射到内存地址。对于两处理器间的通信，发送处理器向本地的消息mailbox写入， mailbox读取待发送的本地存储器的信息，并将信息发送到接收处理器的本地mailbox。接收mailbox将信息保存在本地存储器，并通知接收处理器消息已经到达。接收处理器然后访问它的本地存储器读取消息。

　　无线基站系统设计

　　无线基站是典型的高性能嵌入式通信系统，它们对互连的带宽、时延、复杂度、灵活性、可靠性都有非常高的要求。而串行RapidIO正是满足这些要求的最佳选择。

　　无线基站系统

　　在传统的基站系统中，DSP与PowerPC或FPGA之间的互连一般用外部存储器接口EMIF;DSP之间或DSP与主机之间一般用HPI(Host Port Interface)或PCI互连。它们的主要缺点是：带宽小、信号线多、主从模式接口，不支持对等传输。另外，DSP不能直接进行背板传输。如果利用串行 RapidIO 进行DSP互连则可以大大提高效率，一来它可将用于实现 DSP 之间高速互连的信号引脚数减到最少，二来可简化处理器之间的通信，从而有效地降低系统成本。

　图2所示系统是基于CPU的高性能DSP系统。PowerPC主要针对无需大量乘法运算的一般应用，如MAC层处理。DSP主要完成滤波、矢量乘法和查找以及图像或视频分析等信号处理操作。FPGA实现FFT或者PAPR算法等。

图2所示的无线基站基带系统具有极高的灵活性和可扩展性，在这种架构中，各个处理器的任务分工具有很大的灵活性。由于架构已经不再与运算密切相关，流量和处理能力可在运行时间内从一个器件转移到另外一个器件。该架构也具有可扩展性，有助于满足具体应用在性能和成本方面所需的端点数量增减。例如，可以轻易改变 DSP型号和 DSP 数量，以实现相同的设计可以匹配到从微蜂窝到大型基站的设计要求。要在降低成本同时满足更高性能和带宽，关键在于采用模块化和基于标准的架构。构建下一代基带卡和基于连接了多个DSP、FPGA 和 ASIC 的串行RapidIO 接口的结构型架构具有许多优势。