AD9822共有4种工作模式，即3通道CDS模式、1通道CDS模式、3通道SHA模式和1通道SHA模式。在1通道模式中，只处理一路模拟信号，而3通道模式则同时处理3路信号。这里采用3通道SHA模式，在该模式下一个采样时钟CDSCLK2后需要3个输出时钟ADCCLK输出数据。

该器件内部各路偏移D／A转换器、PGA和模式的设置等都是由内部8个寄存器(地址为000～111)完成的，这些寄存器是由3个端口信号SCLK、SLOAD和SDATA控制。

2.1.3码盘

码盘是一种常用的增量式角度传感器(图2)，利用现代光刻技术在圆盘上均匀刻线，当圆盘旋转时，受刻线影响接收管接收到的光线出现亮暗变化，而输出电平则高低跳变。将码盘安装在电机上，电机旋转时，便有脉冲信号从码盘输出。输出的脉冲信号可与电机相连的传送带传送的距离进行换算，通过控制码盘输出脉冲的分频来控制钞票的采样间隔。

2.1.4对管

对管位于CIS传感器的上游，用于指示样品(钞票)的到来。当对管被物体遮挡时，对管输出高电平，否则维持低电平。在应用中对管输出高电平的脉宽与钞票全部通过的时长相等。因而可以利用对管输出信号(N2)控制每帧图像的采样使能。考虑到信号噪声的影响，需对管信号滤波；为保证每帧图像(包括整张钞票)具备一定余量，需要延时处理N2信号。

2.2采样原理

由于要从图像采样数据中提取出钞票的各种特征信息，所以图像采样数据要确保无失真地恢复钞票图像信息。因此，采样频率需满足二维取样定理。假设钞票图像的频谱在水平方向上的截止频率为fm，在垂直方向的截止频率为fm，则只要水平方向的空间取样频率F0满足F0≥2Fm，垂直方向的空间取样频率fm满足f0≥2fm条件，图像便可精确恢复。水平方向的采样频率由图像传感器的性能决定，而垂直方向的采样频率则由码盘信号的分频决定。

3  CPLD控制实现

3.1系统总时序

该系统设计的关键在于图像传感器、A／D转换器以及数据存储器RAM之间的时序控制。系统的总时序关系为：对管信号N2是采样一张钞票的总使能，码盘信号MCLK的分频SP作为每一行采样的启动信号。在每一行的采样过程中，通过传感器移位时钟CIS1_CLK将每一点的数据移出。通过时钟S1_CLK2控制A／D转换器读取采样的模拟数据，并由输出时钟AD1_CLK控制A／D转换器输出量化的数字数据。然后，在地址时钟ADR0_CLK和写时钟WR_CLK的控制下写入RAM，系统总时序如图3所示。