经n个周期，使得(n-1)△T≤Tin／2，n△T>Tin／2时，Vck下降时Vin为高电平，输出跳变为高电平。经过λTck的时间，Vin比Vck多走了一个周期，再次同时达到下降沿，但Vout仍为输出高电平。(λ+1)Tck时，Vck下降沿到来，此时Vin为高电平。Vout再次跳变到低电平。取两次Vout下降沿的距离作为Vout的周期，得

　　对于t0时刻Vin的上升沿与Vck下降沿重合的情况，分析与上面完全类似，可得到相同的结果。

　　下面考虑更一般的情况。当Tin不是△T的整数倍时，仍假设t0时刻输入不同频率，不同占空比时Vout和Vck同为下降沿，分析过程同上，不同的是，在Vout经过λTck的时间后，由于Tin不是△T的整数倍，Vin和Vck无法再次同时达到下降沿，对于下一周期的分析将无法套用以上的过程。

　　因此考虑一个相对长的时间内，t0到t0+T之间各信号频率的关系。Vin走了T／Tin个下降沿，T／Tin或T／Tin+1个上升沿，Vck走了T／Tck个下降沿。Vin比Vck多走了T／Tin-T／Tck个周期。按以分析方法可得出，Vout会有T／Tin-T／Tck个下降沿，可以认为Vout周期为：

　　由式(13)可以看出，通过两个相同电路的频率求差，电源、阈值电压和温度对频率的影响中各自最主要的一项被消去，大大降低了对电容-频率特性的影响。