2.2差频电路

　　在检测电路中利用D触发器实现差频功能。D触发器为下降沿触发的CMOS主从触发器。敏感电容转换的波形从D端输入，参考电容转换的波形从CK端输入，输出为两个波形的频率之差。这样可以提高电路的灵敏度，改善单边电路的温度、电源电压抑制等对电路性能的影响。

　　下面分析D触发器的差频原理。由前面设定的条件，信号频率大于时钟频率，定义输入信号的周期与时钟信号的周期之差为△T，即

　　首先假设存在一个整数，使得各方波之间满足以下关系：

　　在t0刻，Vin和Vck同为下降沿，Vout应跟随Vck的原状态输出高电平。那么，由△T=Tin-Tck，在Vck第2个下降沿到来时，比Vin的第2个下降沿要迟一个△T，此时Vin为高电平。由下降沿触发的D触发器的真值表(见表1)可知，此时Vout必输出低电平，见图5。