4．2．4 交流调制方法
    把按照第4．2．1节方法生成的正弦查找表生成Altera mif文件，再例化一个M4K ROM，使用上述文件作为ROM的初始化文件。建立一个周期为10μs的定时器和一个地址计数器。地址计数器和定时器在B码直流信号的变化沿复位，定时器溢出后启动地址计数器。或者把逻辑0对应的查找表放在ROM的上半部，如果把逻辑1对应的查找表放在ROM的下半部，且输入的直流B码信号作为地址的高位，则此时刻对应的ROM输出即为DAC的调制输出，ROM查找表VHDL的代码实现如下：

其中：B为来自编码器中IRIG-B的直流编码；AQC为地址计数器；ddata为输出到DAC的数字调制输出。由于查找表是按照对正弦信号做100次等间隔采样形成的，交流载波为1 kHz。所以AQC每隔10μs自加1，顺序输出100个编码值，在B码的每个变化边沿复位。
    按上述方法设计的数字调制模块，用示波器测得输出波形如图5所示。

    图5中，通道1(从上至下第一个信号)为M12T输出的100pps信号PPM12；通道2(从上至下第三个信号)为IRIG-B的直流编码输出信号；通道3(从上至下第二个脉冲)为从PPM12信号中恢复的每秒脉冲数信号；通道4(最下面的波形)为IRIG-B编码的交流输出波形。图5中示波器的触发点即为B码参考点Pr。
4．3 IRIG-B编码输出
4．3．1 直流码输出
    为了保证输出信号的边沿和抗干扰，将第4．1节得到的TTL电平B码信号和秒脉冲经高速光耦隔离，输出电路如图6所示。

    图6中，输入信号IRIG-B为第4．1节所述FPGA编码模块输出的直流编码信号；pps为FPGA从M12T的100 pps信号中恢复的秒脉冲信号；D350和D351实现了TTL／RS485的电平转换。
4．3．2 模拟调制电压输出
    IRIG-B编码的交流码输出电路如图6所示。将第4．2．3节所述数字调制信号通过DAC接口输出到MAX5712上进行D／A转换，经过AD8601滤除高次谐波后，再用电容耦合到由晶体管Q301构成的电压放大器中，然后经600∶600的隔离变压器输出。

5 结 语
    利用FPGA和M12T授时型GPS内核构成的IRIG-B编码模块采用M12T的100 pps信号触发IRIG-B编码器，使得编码输出的每个码元上升沿均与GPS模块严格一致，每个码元间隔严格相等，而且每个码元的上升沿均可作为同步参考点。利用FPGA的并发处理能力，使得系统实时性好。本文介绍的基于查找表的B码编码方法和通过查找表的数字调制方法具有占用资源小，设计简单，调制输出高次谐波小，信号边沿稳定等特点。
    经过软件仿真和系统测试。本文实现的B码编码器中DC码参考点Pr和M12T GPS模块的pps参考点的时间误差小于20 ns。与绝对时间参考点之间的误差小于40 ns，AC码与DC码之间的延迟为100 ns。利用上述方法实现的模块已经成功地应用在我公司的通信管理机和同步时间服务器中，现场运行结果稳定、准确、可靠。