PCI分配资源的数据来源是通过外扩的EEPROM来实现的，根据PCI9052接口芯片的要求，选用Microchip公司支持三线串行接口的EEPROM。在电源上电期间，PCI的RST#信号复位PCI9052内部寄存器。而PCI9052也输出局部复位信号（LRESET#）并检查是否存在外部EEPROM，如果存在并且第一个16位字不是FFFFH，则PCI9052加载EEPROM中的数据到PCI9052的内部寄存器中；否则默认值被使用。PCI9052配置寄存器仅能由EEPROM或PCI主机处理器写。在EEPROM初始化期间，PCI9052用RETRY信号来响应PCI目标访问。图3给出了本设计中EEPROM(93CS46)和PCI9052的连接电路图。

图3 EEPROM和PCI9052的连接电路图

EEPROM中配置的主要信息包括：设备识别号、供应商代号、四个局部总线空间的大小以及空间的基地址等。可以事先通过编程器将配置信息写入配置EEPROM中，也可在系统启动后用PLXMon对EEPROM进行操作。

2 系统控制逻辑的实现
由于CPLD器件掉电后可保存芯片内部程序，无须烦琐的重复烧写，因此本设计采用Altera公司的CPLD器件，作为PCI接口芯片及存储芯片的逻辑控制。考虑到需要使用局部地址/数据各16根线，控制信号线22根，还要为数据采集电路预留些I/O引脚，最后决定采用144脚TQFP封装的EPM3128。

在本系统中，EPM3128的主要功能是实现PCI Local端的地址译码、DSP Local端对各个DRAM控制的地址译码、对板上功能选择开关的状态进行译码，从而实现对系统功能的配置以及对各芯片的控制信号进行逻辑译码。所有的译码工作都通过VHDL编程语言来实现。综合和编译工作是在Altera公司的QuartusII集成编译环境中完成的。源程序代码请参阅《今日电子》网站本文章的完整版。

3 数据采集电路的实现
数据采集电路是本系统的关键，数据采集电路设计的好坏将直接影响到本系统的性能。为了实现系统功能的可配置和可扩展性，数据采集模块设计成可配置的模式插接在总线接口母板上，实现对外部信号的数据采集。数据采集模块由高速16位adc（LTC1608）和高性能DSP芯片(TMS320C6713)构成,LTC1608的并行数字接口可方便地与包括TMS320C6713在内的多种DSP通信，并可连接3V或5V逻辑。

由于对采集精度的高要求，在信号进入ADC之前，需要对模拟信号进行一系列的处理以保证信号的可靠性：模拟信号首先经过电压跟随运算放大器增加输入阻抗，再经过电压比例放大和一阶RC低通滤波，最后输入到ADC。

图4 输入信号处理电路原理图

图5 LTC1608 A/D芯片引脚连接电路图