此种结构中，未使用频带数和系统占用的大致相等，因此射频前端应该支持在数个频带上的同时并行感知活动。从电路观点来看，接收机组成器件数目大大增加。从实际应用考虑，并行处理路数应控制在4或5路为佳。此时，需要大功率精确控制多路本振信号，而它们又需要在固定频率上工作，因此要求也相应的很宽泛。为了做到并行一致性，可用频率必须足够多，同时在ADC之后可以采用通道校准算法进行通道校准[4]。因此，并行通道的基带端口增大了带宽，这就比低频谱利用中需要更高速率和分辨率的A/D转换器。

　　综上所述，不同的系统结构，其性能指标极限和集成度是不同的，而指标极限和集成度又随着工艺的改进而变化。因此，进行系统结构优化选择时，还必须考虑未来工艺、电源电压以及电路结构的演变对优化模型的影响。

　　中等频谱利用率接收机结构的系统模型如图3所示。

　　从而得到系统结构性能向量为：

　　其中A1表示中等频谱利用率接收机结构性能向量，f1、f2、f3、f4分别代表各滤波器的性能函数，a1、a2代表各放大器的性能函数，m1、m2代表各混频器的性能函数。

通过类似的方法，可以分别得到低频谱利用率和高频谱利用率接收机结构的性能向量A2、A3，并最终通过优化函数：

　　得到最优接收机系统结构。

　　通过这个仿真，将看到系统总增益在系统各个部分的分配情况。预算增益仿真在谐波平衡分析以及交流分析中都可以进行，但如果在交流仿真中进行的话，混频器不能是晶体管级的。这里进行的是行为级仿真，混频器的非线性特征是已知的，因此需要用交流分析来进行仿真[4][5]。

　　仿真会在接收机总增益最大和最小两种情况下进行以便得到较为全面的分析结果。当VGA增益为最大值时，信号源的功率电平为接收机的灵敏度-113dBm(已考虑了天线双工器的损耗);反之，当VGA的增益最小时，信号源应输入接收机所能接收的最大功率。这些参数的变化都要在VAR中设置出来。

　　可以在原框图的基础上设置预算路径并建立预算方程，笔者两次仿真的结果，如图4(a)和4(b)所示，可以清楚地看到接收机在VGA增益最大和最小的情况下整机增益的分配情况。

　　由图4还可以看出，接收机前端一般要有AGC的加入，以便动态调节输入信号的输入功率，使之匹配ADC。

　　图5所示为接收机功率增益预算，从图中可以看出功率增益在各个器件上的分配情况。