SVFC有两个缺点。因为输出脉冲与时钟同步，所以脉冲间隔不等并且抖动很大。这对于把SVFC用作模数转换器的用户没有影响，但对于用作精密振荡器的用户却有影响。另外，时钟对比较器的电容耦合，当SVFC在2/3或1/2 FS处会产生注入锁相效应(injectionLOCk effects)，在其输出频率的响应 范围内产生一个很小的(1 MHz时钟，18位分辨率会有4～6位)死区。布线或结构设计不合理会使这种效应变坏。
尽管存在上述问题，由于取代定时单稳电路改进了SVFC性能，使其成为高分辨率VFC主要应用中的理想器件。
