·上一文章：同步(VFC)压频转换器
·下一文章：用NE555的声光型逻辑笔电路
在每个输入频率周期，电荷ΔQ传送到R与C构成的漏泄积分器。当达到平衡时，在每个周期内都有等量的电荷必须泄漏掉。对于输入频率f，对应的周期T(=1/f)，电荷以I=V/R平均速率泄漏，因此V=ΔQ·f·R。
虽然这个平均电压与电容C无关，但输出脉动却与C成反比。峰峰脉动电压ΔV 由公式ΔV=ΔQ/C决定。这表明脉动电压与频率无关(假设与输入周期有关的短时间内传送电荷Q)。这种类型的FVC的建立时间由指数时间常数RC决定，根据RC可以计算出规定误差范围内的建立时间。
从上述公式可以看出，这种类型的FVC具有相互依赖的关系，所以不可能使其脉动电压和建立时间都能独立地达到最佳。为了解决这个问题，我们必须使用锁相环(PLL)，见图26。
图2.6所示的PLL式FVC仅有一点不同于其它的PLL：常规PLL的压控振荡器(VCO)都是单片结构，但不要求线性度，所以这里用带有线性控制的VFC来取代VCO。在伺服系统中，负反馈保持VFC的输出频率等于其输入频率。FVC的输出电压，即VFC的输入电压，与其输入频率成精确的比例关系。
有关PLL系统的设计已超出本章的讨论范围，但如果使用4000系列CMOS PLL，4046，仅作为一个相位检测器(因为4046中的VCO传递函数的线性度不太理想)，可用AD654 VFC作为VCO按图2.7所示
接成FVC。
