本系统选用TMS320C5509A(简称C5509A)负责G．723．1标准的算法及后续基带数字化的处理(信道编译码、交织、加扰、CRC、基带调制解调)。该芯片是TMS320C55X系列DSP中的一款，C55X系列的结构见参考文献[1]。
    CPLD主要用来扩展DSP的外部地址空间，实现地址译码、时序控制，并给DSP提供所需的逻辑和时序控制信号。本系统选用Altera公司 MAX7000系列中的EPM7128，其与DSP的接口电路如图3(a)所示，其中FSX和FSR帧同步信号端的同步信号相同。原始模拟语音信号必须进行数字化处理后，才能在DSP中进行语音压缩编解码算法。系统选用的是ADI公司推出的低成本、低功耗通用模拟前端AD7311L，其与DSP的接口电路如图3(b)所示。由于G．723．1的算法比较复杂，处理时需要大量的存储空间，本设计采用4Mb×16的SDRAM，芯片为MT48LCM16，通过 EMIF接口映射到C5509A的CEO空间。其与DSP的接口电路如图3(c)所示。Bootloader模块的主要

4 语音系统的软件设计
    总体软件流程如图4所示。当DSP处于发送状态时，通过MCBSP1接收来自 AD7311L的数字化语音数据，调用语音压缩编码程序，编完1帧输出数据，然后继续进行后续的相关基带处理。当DSP处于接收状态时，接收来自后续基带处理的数据，调用语音解码程序；解码后的语音数据，再以每帧的数据通过MCBSP1送入AD7311L，最后还原成原始语音。下面主要介绍初始化模块及语音编解码模块。

4．1 初始化模块
    系统的初始化是系统运行的基础部分，它涉及系统的整体硬件设计，如引脚的分配及连接、各芯片采用的工作模式等问题。本系统初始化模块划分为3个部分：初始化微处理器、初始化语音处理器、初始化外部寄存器。
    DSP初始化函数名为DSP_Init．c，主要是对DSP的时钟(clock)，外部存储器接口(EMIF)和多通道串行缓冲串口(McBSP)进行初始化设置。