CPGND充电泵地，此引脚是充电泵的接地回路。AVDD模拟电源电压，范围是3．0V～3．6V。对地的去耦电容应尽可能地靠近该引脚，AVDD必须与DVDD的值相同。AGND模拟信号地，此引脚是前置分频器和VCO的接地回路。RFINB，前置分频的互相输入，此引脚必须连接一个小旁路电容到地，用于去耦，典型值是l00PF。RFINA，前置分频器输入。该小信号输入是被交流耦合到VCO。RSET在此引脚和CPGND之间连接一个电阻，设置充电泵ICP最大输出电流。ICP和RSET的关系式为ICPmax=25．5／RSET，设置RSET=4．7KΩ,则ICPmax=5．42mA。DGND，数字地。REFIN，基准输入，此引脚是CMOS输入，输入能被TLL和CMOS晶体振荡器所驱动并能采用交流耦合。CLK串行时钟输入。

3 硬件系统电路
    ADF4110内部的N分频器(包括P分频器、B分频器和A分频器三个部分)的分频比应为15000，即N=PB+A=15000。可选取P=64，B=237，A=32。
    工作过程分为频率牵引过程和相位锁定过程，频率牵引过程是一个完全的非线性过程，相位锁定过程是一个近似的线性过程。电荷泵锁相环本质上是一个离散时间采样的动态系统，当环路带宽远远小于参考时钟频率时，可以采用连续时间近似；当相位误差在鉴频鉴相器的鉴相范围内时，可以采用线性近似，整个系统结构如图3所示，这样，当电荷泵锁相环处于相位锁定过程时，就可以得到一个线性连续时间的相位域模型。晶振输入的参考时钟频率为10MHz，压控振荡器的输出增益为，电荷泵电流为100mA，分频器的分频比N=16。根据电路参数，电荷泵锁相环的环路增益相对较高，为了保证电荷泵锁相环的稳定性，并抑制控制电压上的纹波，所以将此时钟倍频器中的三阶电荷泵锁相环设计成窄带锁相环，其开环单位增益带宽为fu=O．317MHz。同时，为了有相当的开环相位裕度和较快的闭环线性建立时间，取开环传输函数在单位增益带宽的相位裕度。最后得到C1=18．4nF，C2=88．9nF，C3=lO．0nF和R1=1．73kΩ，R2=160kΩ。

4 实验仿真结果
    为了对所设计的系统分析其特性，本文在通用的仿真软件ADI SimPLL进行仿真。该软件本身提供有多种类型的环路滤波器，用户可根据需要选择滤波器，并输入所选定的VCO特性参数，这样，软件可自动计算出环路的各个参数以及相位噪声、锁定时间等。频域分析包括相位和环路增益，分别为图4和图5，消除了目前频率采用晶振取基准信号带来的各种不良影响；改进其输出频率的抖动特性；同时不存在直流放大器的零漂问题；不影响整体电路的性能，相位噪声平均≤一85dbc／Hz；谐波、杂散分布平均优于一65dbc。时域分析分析包括频率和锁定时间，分别为图6和图7。我们从图6和图7可以看出频率在114MHz是在锁定的，此时输出电压最小，解决了所定时间与相位抖动之间的矛盾，对信息的传输质量都有很大的提高。