首先为了提高计数的精度，将50M的系统时钟经过FPGA中的DCM模块倍频成100MHz，然后由此时钟来驱动周期测量模块，来计算RF Bits FSK两个相邻上升沿之间(即RF Bits FSK的一个周期)的计数值，再通过比较器与门限比较来确定是423.75kHz或484.28kHz的信号。若是423.75kHz信号，则100M时钟在其一个周期内计数值为236，若是484.28kHz信号，计数值为206，所以选择折中门限为221。计数值大于此门限则认为此RF Bits FSK周期是423.75kHz信号，用低电平表示，小于此门限则为484.28kHz信号，用高电平表示。理想情况下解调后的信号就是曼彻斯特码，如图 6所示。

         但是一般情况下，此时的信号都是带有干扰的，用真实数据仿真结果如图7中的Disturbed_code所示，在信号中会有很有窄的脉冲出现。

 2.2 去干扰处理

         由于Disturbed_code是带干扰的曼彻斯特码，所以在进行曼彻斯特解码之前必须对数据进行消除干扰的处理，否则会导致曼彻斯特解码的错误。去干扰的原理是在取得帧同步以后使用430kHz(由50MHz时钟分频得到)时钟对Disturted_code信号进行采样，每个曼彻斯特码周期采样8 次，每采样8次判断一次采样值中1的个数，若1的个数大于等于5则认为此曼彻斯特码周期内的数据为1，否则为0。这里是考虑在一个曼彻斯特码周期(曼彻斯特码频率为53.4kHz)内脉冲干扰只是很窄的一部分，所以我们将一个曼彻斯特码周期分为8个时间段，每个时间段采样一次来判断是1还是0，若8个时间段内1的个数多则此周期的曼彻斯特码为1，同理0的个数多则判为0。用430kHz是因为一个曼彻斯特码周期正好为8个430kHz脉冲周期。当然，此判断方法会使信号有一定的延迟，但时间很短，不影响识别速度。去干扰之后便得到纯净的曼彻斯特码，结果如图7所示。

         2.3 帧头检测

         本设计中使用的去除干扰的方法是建立在准确识别数据帧头的基础之上的，所以在进行去干扰处理之前必须进行帧头检测，精确的帧头检测对识别的正确性影响很大。SOF检测模块实现了帧头检测的功能。考虑到帧头部分也会有干扰，本设计采用下面的相关算法来识别帧头。具体实现算法如下：