3 系统硬件连接组成以及工作过程
    使用CPLD代替单片机的外围接口芯片，与AVR单片机构成的控制系统相连如图2所示。系统的主要部分仅需要2片集成电路，AVR单片机系列AT—megal62和XC2C256。单片机与CPLD之间的接口是通过单片机的地址／数据复用总线(PORTA端口)以及读写控制I／O口(WR，RD，ALE)与CPLD的I／O口相连来进行数据、状态的传输。
    在单片机中对扩展的I／O端口进行统一编址，通过C语言可以方便地访问I／O端口，单片机要往数据端口或控制端口输出信息，必须先把地址送到地址总线上，将确定的控制信息送到控制总线上，再把数据信息送到数据总线上。经过CPLD的内部逻辑进行地址、数据锁存，并译码以获得扩展的端口号，从而获得对各个外部功能子模块的控制信号，端口号COM1，COM2，COM3。COM4，COM5，COM6，COM7分别是无线模块控制、时间统一控制、数据采集控制、电源管理控制、片选选择控制、状态选择以及可扩展模块控制等的控制端口，而且通过控制片选端口号(COM5端口)，可以对各个功能子模块进行SPI串行数据的传输，从而达到对SPI串行标准接口的扩展。

    通过选择不同的I／O端口可以控制读取、写入各外围处理模块的数据。要读取某一外围处理模块的数据，必须先读取状态选择端口COM6的状态信息，状态选择RDY(数据准备好)就绪时，通过向此处理模块控制端口COM写入控制信息来控制子模块的工作模式，再通过写片选端口COM5来选择子模块，从而启动SPI实现读取子模块的数据。与此对应，写入数据也需要读取状态信息，再控制某一子模块的工作模式，选择片选信号，启动SPI写，就可以实现写入数据的功能。

4 CPLD软件设计
    采用Xilinx公司的CPLD开发软件Xilinx ISE完成系统的软件设计，Xilinx ISE支持原理图输入、HDL语言输入、状态图输入和混合输入等输入方法。其中HDL语言中的VHDL硬件描述语言，与具体的工艺技术和器件无关，易于共享和复用，具有多层次描述系统硬件功能的能力。
    在设计中，CPLD需要实现的功能为地址译码端口以及控制不同端口的电路设计，用VHDL语言对进行编程编译，然后采用元件例化的方法得到电路结构如图3所示。

    CPLD中所设计的程序片断：