·上一文章：热点追踪：基于DSP的智能视频监控系统
·下一文章：基于TMS320F2812的双机信息处理系统设计
1 前言
CCD(电荷耦合器件，Charge Coupled Device)是20世纪70年代初发展起来的新型半导体光电成像器件。它具有体积小、分辨力高、精度高、稳定性能良好、坚固、抗振动、抗电磁干扰等特点。广泛应用于工件尺寸测量、工件表面质量检测、物体热膨胀系数检测以及图像传真、摄像机智能传感器等方面。随着CCD的快速发展和广泛应用，人们要求能够快速准确地处理CCD输出信号。而DSP(数字信号处理器)是一种具有高速性、实时性且片内资源丰富的处理器。
本文将以TMS320VC5502 DSP和TLVl572ADC为例介绍一种基于DSP的线阵CCD输出信号采集系统。
2 系统概述
本系统主要由线阵CCD、ADC、DSP和PC机等组成。系统工作时，被检测对象的光信息通过光学成像系统成像于CCD的光敏面上，CCD的光敏像元将其上的光强度转换成电荷量。在一定时钟频率脉冲的驱动下，在CCD的输出端可以获得被测对象的视频信号。在用DSP进行处理之前，必须经过A/D转换为数字信号，DSP将A/D转换的结果存入片内的数据存储器以便后续处理，最后DSP根据用户的要求将处理结果上传给PC机。
系统的结构如图l所示。
3 基本硬件组成
3.1 TMS320VC5502
TMS320VC5502是在C54x系列DSP的基础上发展起来的，能够与C54x系列DSP兼容，但与之相比，则具有更高的性能和更低的功耗。TMS320VC5502属于定点数字信号处理器。最高主频可达300 MHz，最大处理能力高达600 MI/s。TMS320VC5502片内资源丰富，具有32 Kxl6 bit的片内RAM、16 Kxl6 bit的片内ROM、锁相环发生器(PLL)、6个相互独立编程的DMA控制器、3个多通道缓冲串口(McBSP)、定时器和32位外部存储器扩展接口(EMIF)等。其中32位的外部存储器扩展接口可实现与异步存储器件(SRAM、EPROM)和同步存储器件(SDRAM、SBRAM)的无缝连接，最大可寻址8 Mxl6 bit的外部存储空间。
TMS320VC5502的存储器配置文件如下：
3.2 TCDl206SUP
TCDl206SUP是由日本东芝公司生产的一种高灵敏度、低噪声线阵CCD器件(2 160像元)，具有较高的灵敏度和很低的暗电流噪声。TCDl206SUP内置驱动器，驱动器的对外接口采用标准的9针(DB9)连接。其中FC为行同步脉冲信号；SP为像元同步脉冲；UO为经过放大输出的视频信号：AO-A3为积分时间设置端口；+5 V和+12 V为直流电源；GND为地线。本驱动器的地线与DB9连接口的外壳相连。行同步脉冲FC的上升沿对应于CCD有效视频输出的开始(通常线阵CCD输出的前端都包含有若干像元的无效信号)。相邻两个FC时间间隔即为实际的积分时间。像元同步脉冲SP的上升沿对应于单个像元的视频输出。如果需要对输出信号进行A/D转换，则应当在SP的上升沿对输出信号进行采样。FC、SP和输出视频信号U0的时序关系如图2所示。
3.3 A/D转换器TLVl572
本系统选用的是TI公司的lO位高速串行逐次逼近型A/D转换器TLVl572。该器件采用5 V单电压供电，最高采样速率可达1.25 MS/s，可通过McBSP(Multi-channel Buffered Serial Ports，多通道缓冲串口)与TMS320系列DSP实现无缝连接。
TLV1572有两种工作方式，即微处理器工作方式和DSP工作方式。当TLVl572的片选信号CS为高时，器件处于三态或者节电状态。当CS信号由高变低时，将在CS信号的下降沿检测帧同步信号FS的输入状态，如果FS为低电平，则器件将进入DSP工作方式；如果FS为高电平，则将进入微处理器工作方式。当TLVl572工作于DSP方式时，通过CS、SCLK、DO、FS四个引脚与DSP的多通道同步缓冲串口(McBSP)相连。其中SCLK为同步时钟信号，通过接收McBSP的时钟信号，达到与McBSP的时钟同步。DO为转换后的数字信号输出。帧同步信号FS可以是从McBSP接收的同步信号，也可以是一个外部同步信号。在完成DSP工作方式的选择后，TLVl572将在每个SCLK信号的下降沿检测FS信号的状态，若检测到FS为高电平，则对输入信号进行采样与转换准备就绪。一旦FS信号变低，DO引脚便开始输出数据，在输出6个0位后，A/D转换后的数据便在SCLK的上升沿输出，在SCLK的下降沿被DSP锁存。采样将在FS信号变低后SCLK信号的第一个下降沿开始，直到第6个0位输出的下降沿为止。图3是TLVl572工作于DSP模式时的时序图。
TLVl572在最低位数据LSB输出后，将自动进入节电模式，下一个帧同步信号FS的到来将把它从节电模式唤醒。TLVl572在帧同步信号FS的下降沿后将用16个SCLK周期完成整个采样与转换过程，如果帧同步信号在第16位输出时到来，则下一个采样与转换过程将在下一个时钟信号SCLK的上升沿开始，这样就实现了背靠背的连续转换。
4 系统工作流程
整个系统的工作流程分为以下几个步骤：
(1)CCD光积分时间控制；
(2)CCD光信号的采集：其输出信号进行A/D转换并传输给DSP，DSP保存和处理A/D转换结果；
(3)DSP将结果返回给PC机，PC机显示或保存结果。
4.1 CCD光积分时间控制
CCD的光积分时间控制信号AO-A3均为标准TTL电平控制，0000～1111分别控制16档积分时间变换；0000时间最短，1111时间最长。实际驱动时间的长短取决于驱动频率以及CCD器件的型号。将AO-A3四个端口通过一个74HC573锁存器与DSP的数据线D0-D3相连，并将DSP的地址线A21与空间选择信号CE3组合后与锁存器的锁存使能引脚相连，从而完成对CCD光积分时间的控制。
4.2 CCD信号采集
将CCD的行同步信号FC接入DSP的通用输入/输出引脚GPI03。将CCD的像元同步信号SP反相以后接入TLVl572的帧同步信号引脚FS及DSP的McBSP帧同步输入引脚，FSR为帧同步信号，控制每一个像元的采样与转换。将DSP的XF引脚接TLVl572的CS引脚作为A/D转换器的选通信号。将TLVl572的串行时钟输入SCLK连至DSP McB-SP的时钟输出脚CLKX，保证A/D转换器和McBSP工作在同一时钟。TLVl572的输出引脚DO与McBSP的输入引脚DR相连。
当程序进入数据采集状态后，开始检测DSP的GPI03引脚上的输入值。若输入为低电平，不作任何处理；若输入变为高电平，则让XF引脚输出低电平，选通A/D转换器，在第二个SP脉冲上升沿到来时开始数据采样与转换(SP信号经过反相后，相当于A/D的帧同步脉冲FS的下降沿到来)。因为从检测到GPI03输入由低电平变为高电平，直到XF引脚发出选通信号将A/D选通要经过一定时间的延迟，所以可以保证A/D转换器TLVl572进入DSP模式，TLVl572将从第二个点开始采样与转换。一个像元的转换输出数据被McBSP接收完毕后，McBSP将发出一个接收中断到CPU，CPU响应此中断后将数据从McBSP的缓冲寄存器中读入内存，然后退出中断，进行下一个点信号的接收。还需设置一个计数变量，在每一次中断后对其进行加1操作，当计数变量的值达到2 160时，撤销XF信号，一个完整的对CCD一行的输出信号的A/D转换完成。
其信号采集过程如下：
4.3 与PC机通信
系统选用MAX232实现DSP与PC机之间的数据通信。具体的串行通信接口电路如图4所示。MAX232通过一个DB9连接器与PC机的COM口连接。DSP串行数据接收端RXD连接至MAX232的输出端R1OUT，串行数据发送端TXD连接至MAX232的输入端T1IN。
5 结束语
本文提出一种基于DSP的线阵CCD数据采集系统设计方案，可靠性好、易于实现，具有一定的通用性。在对DSP进一步扩展键盘和液晶显示器后，该系统可作为一种便携式仪器的硬件基础。
