该波形发生器以单片机(MCS8031)为中心控制单元，由键盘输入模块、数码管显示模块、D/A波形发生模块、幅值调整模块组成。采用DDFS技术，先将要求的波形数据存储于EEPROM中，这样可以保证掉电以后波形数据不丢失。

　　为了达到所要求的高速度，采用FPGA(ALTEAR 公司的 EPF10K10LC84-4, 晶振频率可达 40MHz)来实现波形的发生，通过DDFS技术（直接数字频率合成技术）、VHDL语言和单片机汇编语言编程技术的完美结合实现了对正弦波、方波和三角波三种波形的频率、幅值的设置和发生。

　　随着深亚微米半导体技术的进步，可编程逻辑器件及EDA技术的应用已经相当普及。基于可编程逻辑器件的高频性质和单片机强大的数据处理功能，二者结合的技术也有相当的影响力。本设计中涉及到单片机汇编语言、VHDL语言的运用，充分地利用了二者的优点，制作了一套波形发生系统。

　　1  系统设计

　　整体设计由三大模块组成：单片机控制部分、可编程逻辑器件（FPGA）部分、模拟电路部分。其系统方框原理图如下所示：

波形发生采用DDS技术，可以很方便地产生各种高质量的波形，DDS的基本原理是：先将要产生的波形数据存入波形发生器，然后通过改变参考脉冲的频率，将波形数据传送给D／A转换器，滤波处理后便可以输出光滑的合成波形。为了提高所产生的波形频率，采用高频率特性的FPGA（ALTERA公司的 EPF10K10LC84－4），后级电路采用有较高的转换速度的DAC0832作为D/A转换。

　　1.1 单片机部分

　　在设计中，采用MCS8031为处理器，P2.7作为8279的片选端，P2.6作为FPGA的片选端， P2.5为DAC0832（a）的片选端。P0口作为三者的低8位地址和数据线。单片机控制DAC0832（a），使其输出为0～5V可变电压，作为 DAC0832（b）的参考电压，于是可控制输出波形的幅值。由于采用7位数据控制，精度可达到0.039V。

　　1.2 FPGA模块

　　设计中我使用了ALTRA公司的MAXPLUSⅡ 10.0系统，采用原理图和VHDL语言编程相结合的形式，充分地发挥了FPGA的高速和现场可编程的能力。

　　在FPGA中通过编程片内实现比例乘法器（cc14527），在单片机的控制下，FPGA接收单片机传送过来的用户要求的波形数据及其频率数据,并送到比例乘法器以产生所需要的输出频率值。顶层图如下：

其中：P20作为FPGA的片选端，低电平有效，高电平时保持现有状态，与单片机的P2.6相连。WR为FPGA的写信号，与单片机的写端口相连。当P20为低电平时，单片机可向FPGA写数据，以达到传送命令以及数据的目的。ALE为输入信号，与单片机的ALE信号相连，用于FPGA片内锁存地址，配合WR信号进行单片机与FPGA的通讯。P0［7..0］共8条数据线，为单片机P0口的接口，用于地址和数据的传送。CLK为FPGA的基准频率（16MHz）。WR0832用于控制DAC0832（b），与其WR端相连，在其下跳沿时DAC0832（b）可以取到存储器中相应给定地址的数据。 CE：用于控制EEPROM28C64，与其片选端CE相连。CE1用于控制DAC0832（b），与其片选端CE相连。ADDRESS［9..0］为 EEPROM28C64的地址信号，用于取址。

　　EEPROM28C64中存有波形数据，单片机通过控制FPGA使其输出的频率为用户所需频率的128倍，用于控制EEPROM28C64的输出值的频率，于是DAC0832（b）的输出波形频率也相应地改变。在FPGA内主要完成比例乘法器的功能，用于频率的控制。 

　　单片机与FPGA通讯接口原理如下图所示：

其中：SEL信号，用于控制波形的形状，共有三种波形（正弦波、方波、三角波）。Q0［3..0］～Q5［3..0］用于6级级联比例乘法器的置数输入。ST为级联比例乘法器的片选端，低有效。

　　FPGA片内实现寄存器，可对单片机传输的数据和命令进行寄存，具体如下：

　　⑴命令寄存器

　　入口地址：FFH  命令字：FFH（ST有效），00H（ST无效）
入口地址：00H  命令字：E0H（显示正弦波，sel为00），E1H（显示方波，sel为01），E2H（显示三角波，sel为10）。

　　⑵ 数据寄存器

　　入口地址：01H，02H，03H分别存储单片机传送的6位10进制数。这些数据是用户要求的频率数通过单片机乘8处理后传送过来的，为乘法器提供频率数据。

　　FPGA对DAC0832及EEPROM28C64控制接口如下图所示：

WR0832为DAC0832读信号，下跳沿读取数据。CE、CE1分别为DAC0832、EEPROM28C64片选端。ADDRESS[9..0]为 EEPROM28C64地址信号。ADDRESS[9..0]的高两位为SEL[1..0]，时钟信号CLK上升沿时ADDRESS[6..0]：自增 1，EEPROM28C64输出相应的波形数据。同时CLK下降沿时，DAC0832读取波形数据。

　　3  模拟部分

　　DAC0832与单片机采用单缓冲方式接口电路，由于DAC0832内部含有锁存器，具有锁存功能，所以不必通过373锁存。DAC0832的模拟电压输出电路如下：

滤波部分采用带通滤波，使低于1HZ的频率信号和高于100KHZ的频率信号被滤掉，增加波形的平滑度。