TMS320DM642主频配置为600 MHz，处理能力为4 800 MIPS，满足系统数据处理需要。为了满足数据处理要求，通过EMIFA在CE0空间外扩2片SDRAM存储器，系统的存储空间扩展为32 MB。同时通过EMIFA在CE1空间外扩展了一片4MB FLASH作为程序存储器，当系统上电或复位启动时，自动从程序存储器上加载程序代码。应用片内部的以太网控制器外设使用外扩物理层器件，构建一条100Mb／s的高速以太网接口。采用CPLD搭建系统控制电路，避免了复杂的硬件设计，集中管理系统内的控制信号，主要包括总线控制、地址译码、同步控制信号、使能及中断信号等。
1．3 主要工作流程
    系统上电后，首先初始化DSP处理器，然后初始化PLL、GPIO、相关中断寄存器、设置视频端口及视频解码器，等待中断信号。4路现场采集的PAL制式视频信号，经过对应的视频解码器TVP5150处理，转换成8 b的ITUBT．656格式的数字视频信号，相应的行、场同步等同步信息打包成内嵌同步头信号，一起送入DSP对应的视频VP接口。各路模拟视频信号经过解码器转换成数字信号后，传送到DSP的数字视频接口VP，通知DSP读取的一帧内的图像数据，存放到一个临时的缓冲空间里，一帧图像缓冲空间满后触发中断；DSP接收到中断后，将缓冲空间里的数据放到图像缓存SDRAM中。DSP依次对图像缓存SDRAM中的每路的整帧视频信号进行压缩编码等处理，将处理后的数据写入输出缓存SDRAM中。当写外部接口条件满足，DSP将处理后的数据从输出缓存SDRAM中读出，经以太网输出向雷达组网系统监控中心发送。雷达组网系统监控中心通过IP地址访问各雷达站，接收雷达视频数据信息，经过解码回放以多屏切换显示方式监视远端雷达的工作情况。
2 主要接口设计
2．1 视频接口
    模拟视频信号不能直接从网络传输，只有转换成为符合ITU-R BT.656标准的数字信号，才可方便地利用DSP进行压缩处理后上网传输。  TI公司生产的TVP5150是一款电视信号解码专用芯片，支持NTSC／PAL／SECAM三种制式，对输入的模拟视频信号进行A／D转换、视频图像的箝位及抗混叠滤波等预处理、模拟数字化转换及亮度／色度、水平／垂直同步等信号的分离，将模拟视频信号转换为数字并行信号BT．656码流格式，行／场同步信号包含在BT．656数字视频数据流的EAV和SAV中。
    TMS320DM642的3个视频端口VP0，VP1和VP2，支持BT．656数字视频格式，每个视频端口可配置为A，B两个通道，这两个通道具有一个可分离的5120B捕获／显示缓存。设置其VP0和VP1为输入视频端口，作为4路雷达状态视频输入口，VP0的A，B通道分别与第1，2通道的TVP5150连接；VP1的A，B通道分别与第3，4通路通道的TVP5150连接。TMS320DM642通过I2C总线对TVP5150的参数进行配置，每路TVP5150输出配置为8 b的YUV422格式，设分辨率为CIF(352×288)。一条I2C总线只能访问2个TVP5150配置口，因而使用输入／输出端口GPIO控制I2C总线的切换，通过软件设GPO[0]为“0”时，选通第1，2通道TVP5150进行配置；而设GPO[0]为“1”时，则选通第3，4通道TVP5150进行配置。
    解码器TVP5150在本地时钟的控制下，通过EDMA通道自动向TMS320DM642视频端口缓冲区单元发送数据，当采集完一场数据时产生DMA中断。在DMA中断服务程序中完成相应的处理后，存储到外部SDRAM。TVP5150的GPCL引脚用来控制视频数据流的采集，当GPCL为1时，允许VP口对输入视频数据流进行采集；当GPCL为0时，禁止采集。
2．2 网络接口
    TMS320DM642内部集成有以太网媒体访问控制器和管理数据输入／输出模块(EMAC+MDIO外设)。EMAC为DSP内核与网络提供了一个有效的接口，EMAC为网络的数据通路，MDIO是EMAC的状态和控制接口，EMAC／MDIO控制寄存器直接映射到TMS320DM642存储区。EMAC支持10 Base-T，100 Base-TX，可在10 Mb／s和100 Mb／s的速度下进行全双工或半双工传输。支持EMAC／MDIO复位和优先级，具有4 KB的缓存，传输CRC自动生成，并提供硬件流控制及服务质量保证(QoS)支持。

上一页  [1] [2] [3]  下一页