在设计中，采用LPC2210P0口的16个引脚作为显示控制电路的接口，并分别对应屏的使能端EN、行选中信号端(A，B，C，D)、行点亮数据信号端(GD1，GD2，RD1，RD2)和2路时序信号LAT，CLK等。

2 系统软件设计
    由于本LED显示屏的显示控制电路，主要采用74HCl38和74HC595完成行扫描，以控制时序的方式完成列控制，且这些时序是由软件部分完成的，因此在软件系统的设计中，首要考虑时序逻辑的合理设计与实现。在本LED显示屏中，需要2路时序分别是完成数据缓存的缓存时序CLK及将缓存数据点亮的点屏时序：LAT。CLK出现上升沿后，将数据依次存入屏的缓存，LAT出现上升沿后，屏将缓存内容送到屏的某一行。除此之外还要考虑行扫描过程中行的选择以及显示模块、通信模块、清屏模块等，子模块的编写与各子模块间的协调使用等问题。
需要指出的是为了提高LED显示屏的可扩展性，就势必使系统提高了对频率的要求，为此本设计在系统软件的设计过程中，利用LPC2210微处理器自带的锁相环(PLL)，对系统进行了倍频设计，以提高系统的可扩展性。系统软件架构设计，如图2所示。

 

2．1 PLL模块
    LPC2210的PLI接收的输入时钟频率范围是10～25 MHz，选用11．059 2 MHz作为系统的外部晶振频率，首先需要配置PLL，计算公式如式(1)所示。

    其中，Fosc为晶振频率，Fcco为PLL电流控制振荡器的频率，cclk为PLL的输出频率即处理器的时钟频率，M与P分别为PLL的倍增器值与分频器值。
    CCO频率可由式(2)得到。