如图所示为具有奇次和偶次分频的分频电路。

该电路可进行2～32(包括奇次和偶次)分频。同步计数器SN74193的计数输入是由多路调制器SN74153的输出1Y供给，计数器的“借位”输出除驱动触发器SN7476外，还作为SN74193的寄存输入脉冲。五位二进制数加在D0、D1、D2、D3、D4输入端，由它确定分频系数(2～32)。其中，D0是最低位。当D0=1时，多路调制器输出脉冲的相位则根据触发器的状态确定。触发器Q输出为“0”时，多路调制器的输出与钟脉冲同相；触发器Q输出为“l”时，多路调制器的输出与钟脉冲反相。计数器翻转是和钟脉冲下降沿符合。因为D0是加在多路调制器的控制输入端，所以分频数N为偶次时，加在D1、D2、D3、D4输入端的数为N/2；分频数N为奇数时，则为(N-1)/2。

该电路的最高工作频率取决于计数器的寄存时间及触发器、多路调制器和计数器的延迟时间。钟脉冲的周期Tc必须满足下式：

Tc>Db Df Dm和DL<Tc/2

其中Db:“借位”输出脉冲宽度;

Df:触发器延迟时间;

Dm:多路调制器延迟时间;

DL:计数器的寄存指令延迟时间。

当N为奇数时，电容C可以防止尖脉冲触发计数器，造成假触发。