·上一文章：一种在雷达平台上实现模拟目标的方法
·下一文章：快速响应FSK控制环路系统的模拟前端
2．2 主辅环电路设计
理论估算带内相噪估算公式(不考虑晶振的相噪)：
辅环的频率相对要高点，为了使系统混频后噪声不恶化，获得较低的相位噪声，这里选用HMC440鉴相芯片，该芯片属于模拟鉴相器，由HMC440技术资料上给出的一153 dBc／
由HMC440可推出锁相环芯片相噪为一233 dBe／Hz，由上面式(2)可推出：
其中Kd是鉴相器的鉴相灵敏度，这里HMC440的Kd是0．286 V／rad，Kψ是VCO的压控灵敏度(rad／V)，N是锁相环的倍频倍数。阻尼系数ξ为兼顾滤波器的过冲和衰减取0．707～1之间的一个值即可。这样只要C2取定一个值，就可以同时确定R1，R2。C1的引入主要为滤去鉴相器产生的谐波，其引入的极点应远离主极点，即
这样环路滤波器就完全确定了。
3 硬件及实测数据
