本设计采用BiCMOS工艺，提供了0．35μm的CMOS和46 GHz fT的SiGe HBT。用Cadence Spectre仿真，电源电压为3．3 V，功耗为44 mW。为了减小基座误差，采用两相非重叠时钟，时钟摆幅为400 mV，如图4所示。

    图5是在相干采样、每周期只采样2个点的最严酷情况下的采样包络图，输入信号幅度为1 Vpp，输入频率为387．5 MHz，采样频率为800 MHz。此时仿真法得出的SFDR为一52．8 dB，如图6所示。THD为一50．4 dB。

4 结语
    设计了一种基于BiCMOS工艺的高速采样保持电路，该工艺提供了O．35μm的CMOS和46 GHz fT的SiGe HBT。电路中使用了差分开关射极跟随器，使电路结构较为简单并且可以用于中精度、高速ADC。在Cadence Spectre环境下进行仿真，当输入信号为387．5 MHz，1 Vpp的正弦波，采样速率为800Msps时，该采样保持电路的SFDR达到一52．8 dB，THD达到一50．4 dB，对应于8 bit的分辨率；在3．3 V电源电压下的功耗为44 mW。