4应用说明
    虽然TQ6124使用简单，对外部条件的要求也并不苛刻，而且调试方便。但在具体设计电路时，尤其 是在印刷电路板的布局布线上，一定要注意遵循一定的设计规则，否则其干扰可能会很大，严重时会导致输出的模拟信号质量很差，且信噪比很低。因此，使用时应注意以下几个方面问题：

　　（1）电源的去耦：一般在设计该电路时，模拟电源、数字电源、时钟电源都要采用0．01μF的电容来对各自的地进行旁路去耦。去耦电容应尽量靠近芯片电源的输入端，最好采用表面贴装元件以减小引线带来的干扰，且电容和芯片应在同一层面上，以减少寄生的电感和电容。
　　（2）地的处理：模拟地、数字地和时钟地应分别连接，这样有助于消除数据和时钟间的干扰，并应使用具有完整而独立的地平面的多层电路板，以保证高速信号的完整性。各地平面之间的阻抗应尽可能小，两两之间的交流和直流压差应低于0．3V。模拟地、时钟地都应与数字地在电源输入端单点连接，通常可采用磁珠连接或直接连接，以避免各地之间的干扰。
　　（3）高速信号的端接：在高速数字系统中，传输线上阻抗不匹配会引起信号反射。减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数接近于零。因此输入的高速ECL时钟和高速ECL数字信号在输入芯片前一定要进行端接，以减小反射。
　　（4）散热处理：由于TQ6124芯片的功耗较大，因此在设计电路时一定要加上散热片，以保证芯片能够正常工作。
　　（5）高速数字信号线和时钟线应尽量远离模拟信号线，数字信号线的周围应布数字地，同样模拟信号线周围应布模拟地，时钟周围布时钟地，以此来避免各信号间的干扰。
　　（6）所有的信号线都应尽可能短，如果信号线太长，则线间的串扰就可能会较大。
　　此外，在芯片的应用过程中，还需特别注意的 是：由于芯片锁存数据是在时钟的下降沿进行的，其时钟与数据的时序关系如图4所示，因此，为了保证数据的正确性，数据的变化最好在时钟上升沿完成，以确保芯片在采样数据时有足够的建立时间。