图2为AD9224的引脚图,各引脚功能说明如下：

　　1（CLK）：时钟输入;

　　2（BIT12）：数据输出最低位LSB;

　　3～12（BIT11～2）：数据输出;

　　13（BIT1）：数据输出最高位MSB;　　

　　14（OTR）：数据溢出标志位;

　　15、26（AVDD）：＋5V模拟电源;

　　16、25（AVSS）：模拟地;

　　17（SENSE）：参考选择;

　　18（VREF）：输入参考选择;

　　19（REFCOM）：通用参考（AVSS）;

　　20、21（CAPT、CAPB）：减噪管脚;

　　22（CML）：共模方式;

　　23（VINA）：模拟输入（同相端）;

　　24（VINB）：模拟输入（反相端）。

　　当输入超出输入范围时,OTR位的相应输出结果如表1所列。

　　3 典型应用

　　3.1 模拟输入范围

　　AD9224可以在内部参考与外部参考方式下采用不同的电路设计来获得灵活的模拟输入范围。其不同电路连接时的模拟输入范围见表2所列。