衡量PLL整个系统的相位噪声，可用下面的表达式得到，PHTOTAL= PHSYNTH+20logN+10logfPDF，其中PHTOTAL为PLL整个系统的相位噪声， PHSYNTH为PLL芯片自身的相位噪声，20logN是一个和分频比N有关的相位噪声的增量，10logfPDF是一个和鉴相器输入频率fPDF有关的相位噪声的增量。ADF4108在1Hz时产生-219dBc/Hz相位噪声，在这里我们可根据给定的fPDF及PLL的输出频率求出PLL整个系统的相位噪声PHTOTAL。例如，PLL输入fVCO频率为2.2GHz，fPDF为20MHz，则分频比：N=2200MHz/20MHz=110

　　PHTOTAL=-219+20log110+10log20×106

　　=(-219+41+73)dBc/Hz

　　= -105dBc/Hz

　优化设计及仿真

　　为了实现X波段的微波频率合成器，设计时可以选用锁相环芯片ADF4108与外部VCO和环路滤波器来进行设计。由于受到芯片频带的限制，通常在芯片基础上需增加一个固定分频器，通常称之为固定前置分频式单环频率合成器，以便降低锁相环芯片RFIN的输入频率。该方案的具体电路结构原理如图3所示。

　　本设计将采用另外方法即外加混频器进行下混频方案，该设计保证了PLL系统中全相参且不引入前置分频器的电源噪声，同时还降低了的RFIN，称之为双环混频式锁相环频率合成器，该方案具体电路结构原理如图4所示(图4中R为倍频次数)。