本仪器的基本工作原理是：由计算机编辑输入电路的仿真激励信号给所设计的被测电路，同时进行采集和存储，再传送回计算机，最后进行电路的逻辑时序分析等，从而实现仪器的FPGA电路的基本测试验证功能以及逻辑分析仪功能和产生激励信号的功能。仪器的工作步骤如图2所示。

              
图2 虚拟FPGA逻辑验证分析仪工作流程图

　　2 虚拟FPGA逻辑验证分析仪的硬件设计

　　虚拟FPGA逻辑验证分析仪的硬件组成包含三个部分：

　　①主板，具有数据采集、数据存储、定时计数、主板与计算机进行数据通信等多种功能。由于FPGA(现场可编程门阵列)可实现无限次地反复编程，快速方便实用，具有可现场模拟调试验证等特点，所以本系统中比较复杂的控制器部分、采样部分等都采用FPGA实现；其他的由外围芯片组成。外围芯片上主要有RAM及数据缓冲和锁存等数据通道部分。
　　②FPGA被测电路板。
　　③通用的个人计算机，具有运行图形化编程软件的能力。

　　3 虚拟FPGA逻辑验证分析仪的软件设计

　　虚拟逻辑验证分析仪的软件设计采用NI公司的图形化编程语言工具LabVIEW7.0。FPGA测试验证软件是一款包含数字波形打开、编辑、保存、浏览的高性能软件，在硬件的配合下，可以完成数字波形的下载，即将编辑生成波形以数据形式加载到被测FPGA电路板的激励端口，并从输出端口取回测试数据显示，以验证用户下载到被测FPGA电路板中的可编程逻辑设计是否正确。软件的主界面如图3所示。