2 高速大容量存储的实现
2．1 FPGA与高速存储器接口的实现
    高速数据采集一般都需要大容量的存储，从而更能完整的记录所需要的数据，捕捉突发信号的能力也更强。传统的数据采集由于速度低，容量小，一般都采用SRAM，SRAM的特点是控制相对简单。但随着高速数据采集的发展，SRAM无论在速度上还是容量上都越来越无法满足人们的需要。SDRAM由于具有速度高，存储容量大，价格便宜等优点，越来越多的被应用于高速数据采集的场合。SDRAM即同步动态随机存储器。同步指的是时钟频率与系统时钟频率相同并且内部的命令的发送与传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据的不丢失；随机是指数据不是线性依次的存储，而是指定地址进行数据的读写。由此可见SDRAM的速度能达到很高，但SDRAM的缺点是控制起来相对麻烦，由于本身设计上的一些特点，它需要不断刷新，预充电等操作，因此让使用者感到非常麻烦。
    本设计介绍了一种基于ALTERA公司的SOPC系统来实现SDRAM存储的方法，SOPC的全名是即片上可编程系统，或者说是基于大规模的FPGA的单片系统。简单来讲，在一片FPGA上，只要资源足够，用户可以根据自己的需要构建自己的CPU或者外设，ALTERA公司给用户提供了丰富的外设，包括串口，PIO，定时器，FLASH控制器，SDRAM控制器，网络接口等。这些外设都是ALTERA公司自己用硬件描述语言实现的IP核，性能好，通用性高，用户只需要打开SOPC这个选项，然后在里边挑选自己需要的外设就可以。因此，本设计利用SOPC建立一个SDRAM控制器，本设计用的SDRAM是HYNIX公司的HY57V641620，这是一款具有64MBIT容量16位宽的SDRAM，最高工作时钟可达200M。因为每个厂家的不同型号的SDRAM在参数上会有相应的差异，因此ALTERA的公司的SDRAM控制器给用户提供了简单易行的使用方法，用户在创建的时候只需要在相应参数的位置按照自己使用的SDRAM的具体参数修改即可。比如预充电，刷新周期，潜伏期这些参数要按照使用的型号进行修改，否则可能会造成数据的传输错误或其他的问题。
    为了让SDRAM控制器以及其他外设的IP核在使用起来更加方便，ALTERA公司又推出了AVALON总线，这种总线是一种相对简单的总线结构，主要用于连接外设与处理器，与外设一起组成一个控制器，方便外部处理器的使用，协议简单，占用逻辑单元少，同步操作，集成度更高，避免了复杂的时序分析问题。
    本设计建立了一个SDRAM与AVALON总线的结合体，如图3所示。右下端是SDRAM的控制引脚，用户只需要把这些引脚与使用的sDRAM的相应引脚逐个相连即可，中间的部分就是AVALON总线的输出输入端，用户只需要对AVALON端的地址，数据线上操作，AVALON总线便会完成对SDRAM的操作，可见使用起来比较方便。WAIT端的信号会告知用户SDRAM在忙还是空闲状态，当WAIT为高的时候，用户不能对AVA—LON操作，否则操作也是无效，当WAIT为低，用户才可以。最上边的CLK信号是这个SDRAM控制器的同步时钟，这个时钟需要与SDRAM的输入时钟一样大，而且SDRAM的控制时钟与这个时钟最好用FPGA内部锁相环的2个输出来控制，本设计用的EP2C5Q208的同一个锁相环有C0、Cl、C2三个输出，C2用于外部管教输出，本设计把C2连到SDRAM的时钟输入端，CO在FPGA内部连到此SDRAM控制器的CLK端，因为存储器想工作的可靠，数据准确就需要满足存储器的建立时间和保持时间，而无论是FPGA内部还是线路板都会对SDRAM的普通引脚和时钟脚之间的相位产生影响，因此需要对FPGA内部进行仿真，线路板仿真，得出他们之间的相差，然后调节CO与C2之间在锁相环里的相差，从而进行补偿，本设计中C2一C0=60°。