由图4 可知，当CPLD1#接收到‘Start’命令后，在‘CP’触发信号的作用下，Sign_out 端口依次输出（00001000）B、（00010000）B、（00100000）B 等信号，实现了将‘１’进行移位且并行输出。
SST_AND 模块的仿真波形如图5 所示，CPLD_MCU 的仿真波形如图6 所示。

Fig. 5 The emulation wave of SST_AND module

Fig. 6 The emulation wave of CPLD_MCU modul

在图5 中，SS 端的信号来自单片机，当SS 端的信号与CPLD1#的CP_out 端信号皆为高电平时，CPLD2#才可开始采集信号。由图6 可知，由CPLD1#输出的8 位并行数据（10101101）B 经Sign_in 端口进入CPLD2# 的 CPLD_MCU 模块进行转换，MISO 端输出为串行数据。
通过图 4-图6 的仿真结果可知，设计的CPLD 接口电路能够实现多条线缆的同时测量。本文设计的CPLD 接口电路最多能同时测量64 条线缆的连通性能（受CPLD芯片I/O 引脚数量的限制），若要同时测试更多线缆，只需更换CPLD 芯片即可。

5.总结
本文作者创新点：利用CPLD 器件I/O 接口多的优点，创新地将CPLD 引入到线缆测试技术中，实现了多条线缆连通性的同时测量。仿真实验证明设计思路正确，方案可行，为高效、准确地实现电气柜线缆组的测试提供了新的、有效的途径。

参考文献
[1] 王玉辉．CPLD技术在时差法超声波流量计中的应用[J]．微计算机信息．2005， 21（8）：117～
119
[2] 叶树青．微电脑在自动测试装置上的应用—D28-1线缆测试仪介绍[J]．通信与计算机．1990，
4：1～5
[3] 杜晓通．智能建筑弱电线缆性能测试仪[J]．电子测量与仪器学报．2002，16（2）：50～55
[4] 李忠晓．一种简易线缆测试仪[J]．有线电视技术．2003，10（22）：69～70
[5] 周宏志，王冬青，贾玉兰．时域回波反射法在双绞线测试中的应用[J]．电信科学．2004，
20（6）：73～75
[6] Mark Zwolinski．Digital System Design with VHDL[M]．Beijing: Publishing House of Electronics Industry, 2002
[7] 侯伯亨，顾新．VHDL硬件描述语言与数字逻辑电路设计[M]．北京：西安电子科技大学出版社，2004