·上一文章:具有64位数据检纠错功能的FPGA模块设计
·下一文章:基于FPGA的高速实时数据采集系统设计
软核内部控制语句如下,其中PWMDATA为PWM波输出的控制逻辑,当其输出为高电平时,输出进行翻转。
END IF;
END IF;
软核的仿真波形及示波器输出波形如图3所示。
1.2 基于IP核的频率可调PWM电路设计
频率、脉宽可调的PWM发生电路中原形符号如图4所示。其中,EN信号使能该器件;WR写信号与PFD0,PFDl及PCD0,PCDl配合,实现频率及脉宽控制字的写入,控制位宽为12位,实现4 096级调节。LclkIn为全局时钟信号,该信号来自8分频后的33 MHz的PCI接口时钟,因此IP核能实现1 kHz~4 MHz的频率调节及0~100%内最大4 096级的占空比调节。8位数据宽度的DATAIn接El用于控制数据的输入。IP核功能实现的程序如下:
功能仿真波形如图5所示。