FPGA提供TLC5510 20 MHz的工作时钟和使能输出信号OE，低电平有效，同时接受TLC5510的采样数据。由于系统需要同步的两路采样，所以由FPGA输出的时钟和使能输出信号OE同时控制2个TLC5510。这样FPGA就可以同时收到两路同时采样的信号数据，将其存入两个独立的异步FIFO中。
    值的注意的是，实验中将FPGA产生的工作时钟和使能输出信号先输入74HCT573，然后由74HCT573的输出去控制两路的TLC5510。这主要是完成将FPGA的CMOS电平转换成TTL电平的工作。在实验的初期，未经过电平转换的信号在控制TLC5510时，得不到稳定数据。后来经过改善后，TLC5510能够稳定、准确地完成采样和数据输出。
    (2)数据传输模块
    在数据传输模块中，为了保证较高的传输速度，使用不经过CPU的SLAVEFIFO控制工作模式。模块的基本工作过程为：当A／D采样数据存储满FPGA中的FIFO后，FPGA根据SLAVEFIFO的控制时序产生相应的控制信号，将在FIFO中的数据传输给EZ-IJSB FX2的内部端点FIFO，而当内部端点存储满后，FX2自动将数据传输到上位机。外部控制器FPGA对FX2的控制进程如下：
    ①IDLE，当写事件发生时，转向状态1。
    ②状态1，指向EZ-LJSB FX2的内部端点IN FIFO，激活FIFOADR[1：0]，转向状态2。
    ③状态2，如果内部端点FIF0满标志为“假”(FIFO不满)，则转向状态3；否则停留在状态2。
    ④状态3，传送总线驱动数据。产生一个SLWR跳变，转向状态4。
    ⑤状态4，如果有更多的数据要写，则转向状态2；否则，转向IDLE。
    EZ-JSB FX2内部端点FIFO异步写的时序如图3所示。

2 FPGA的模块设计
    在系统中，FPGA构成了数据采集系统和数据传输系统的“桥梁”，完成对TLC25510的控制和数据的存储，同时也完成对EZ-USB FX2单片机的控制。利用FPGA强大的功能，使电路的结构得到了简化，不需要利用分立器件来完成对数据的存储。因此，在FPGA中需要构成4个模块：2片FIFO数据存储模块、数据通道选择模块、控制模块和输出20 MHz时钟的PLL模块。
    (1)2片FIFO数据存储模块
    FIFO数据存储模块主要完成对A／D转换数据的存储。由于需要两路同时采集数据，所以要有2个FIFO模块，这样易于对数据的存储和传输控制。每个FIFO存储模块的存储容量定为2 048 B，可通过MegaWizard工具来调用。
    (2)数据通道选择模块
    数据通道选择模块主要是针对两路的数据读取和传输而设计的。当A／D转换器采集到对应的数据后，存入两个异步FIFO存储模块中。在两个异步FIFO存储模块存储满后，对FIFO存储模块数据的读取是关键。数据通道选择模块的基本原理是在控制模块对读取数据进行计数，当把其中的一个FIFO存储模块读取完后，由控制模块发出通道切换信号，由数据通道选择模块切换数据通道，再读取另一个FIFO存储模块的数据。
    (3)控制模块
    控制模块要完成对TLC5510、FIFO存储模块、数据选择模块和EZ—USB FX2的控制，这是整个系统的关键。根据系统实现的功能和各个模块的控制时序，控制模块将产生相应的控制信号，实现系统的采集和存储的功能。
    (4)20 MHz时钟的PLL模块
    系统提供的FPGA外部时钟频率为50 MHz，而TLC5510的最大采样工作频率为20 MHz。所以通过对前置分频参数N=5、倍频器参数M=2的设置，将50 MHz钟频率分频成20 MHz的时钟作为采样时钟和系统的工作时钟。

3 EZ—USB FX2的固件设计
    固件程序是指运行在设备CPU中的程序。只有在该程序运行时，外设才能称为具有给定功能的外围设备。C2ypress公司为FX2固件开发提供了一个固件库和固件框架，都是在Keil C51集成开发环境下开发的。固件库提供了一些常量、数据结构、宏、函数来简化用户对芯片的使用。固件框架实现了初始化芯片、处理USB标准设备请求以及挂起状态下的电源管理等功能。该框架不添加任何代码，编译后生成的．HEX文件载人芯片就能和主机进行基本的USB通信。用户主要的工作就是选择适合的传输方式，添加需要使用的端点，在框架预留的地方(如TD_Init()、TD_Poll()等函数中)添加初始化代码和完成特定功能的代码。这样大大简化了用户对程序的编写，在不十分了解USB2．O协议的情况下，也能通过代码的编写，实现USB的传输功能。