·上一文章:FPGA动态局部可重构中基于TBUF总线宏设计
·下一文章:基于FPGA的多通道同步数据采集存储系统
4 软件设计
4.1 波形发生
在CPLD内设置25位相位累加器,高9位为ROM地址,低16 位为产生精确的读ROM的点与点之间的时间间隔而设置的累加寄存器,即:单片机送一频率控制字,由低16位寄存器每个时钟都累加这个值,累加到低16位溢出,然后ROM的地址加1。ROM内的每个地址的数据表示当前波形的幅度,然后连续读出数据并被平滑滤波后得出平滑、稳定的波形。波形产生流程如图4所示。
4.2 幅度控制
系统的幅度控制由MAX518完成,利用其内部电阻网络实现数字电位器功能,输出电压作为TLC7524的基准电压。图5为幅度控制流程。
5 电路系统调试与参数测试
调试与测试所用仪器PC机、双踪模拟示波器YUAN-LONG、SS7200通用智能计数器、DT9205三位半数字万用表。在户1 kHz步进为20 mV下,测试电压幅度。表1为电压幅度测试,表2为输出频率测试。
6 结论
基于单片机和CPLD的DDS正交信号源,其频率幅度可精密控制,扩展输出频率达300 kHz,增加扫频输出功能。采用红外键盘控制频率和幅度,采用液晶同步显示信号的频率和幅度;输出端产生正弦波、方波、三角波、锯齿波,梯形波、短形波、频率突变的方波、尖脉冲数字信号等,且具有扫频输出的功能。测试结果表明,系统稳定可靠,人机交互界面友好,操作简单方便。