4 实验结果
    在整个电路设计过程中，首先进行计算机Matlab仿真，验证算法的正确性，然后以Xilinx公司的ISE9．1i可编程逻辑器件开发系统作为开发工具，采用可综合的VHDL语言描述DCT变换设计。使用Xilinx Spartan3 XC3S200完成整个电路设计，Spartan3系列器件嵌有18 bit×18 bit补码乘法器和大量RAM块，非常适合DCT变换。在Xilinx公司集成设计环境ISE9．1i下，选用XC3S200-4FT256器件实现综合和仿真，综合后最高时钟频率达98．592 MHz。并对布局布线后的设计用Mentor Graphics公司的Modelsim SE6．1f进行仿真。表1给出2D-DCT变换时FPGA器件的使用情况。

    器件的功能引脚示意图，如图4所示。其中，xin(7：0)为待转换的8位数据输入端，CLK为时钟信号输入端，RST为复位端，dct_2d(11： 0)为12位的DCT转换结果，rdy_out是转换结果就绪指示。DCT变换的逻辑功能如图5所示的时序仿真波形。

5 结论
    设计和实现一种基于DCT域的数字水印算法。DCT变换算法的实现是该设计中数字水印方案的关键算法之一。重点采用FPGA对水印算法DCT变换进行设计和仿真实验。实验结果表明该方案利用FPGA实现水印算法比用软件实现法速度更快，性能更稳定。