·上一文章：采用FPGA实现100G光传送网
·下一文章：充分发挥FPGA浮点IP内核的优势
解决这一系统挑战的一种方法是采用名为 V-by-One的串行新协议标准，将电路板间的通信从 36对 LVDS
I/O降到4对I/O。这4对V-by-One有足够的带宽来支持全 HD分辨率(例如， 780p/1080p到4K2K)。在 I/O标准
上看起来很简单的变化有助于解决这一系统挑战，体现在以下方面：
■
生产商通常在单位密度成本的基础上来衡量 FPGA。每一密度的 FPGA都有一定数量的 I/O。由于显著减
少了 I/O数量 (从 36个到 4个)，降低了密度，因此，可以使用 I/O数量更少、更便宜的 FPGA(降低
了 BOM成本)。
■
采用柔性电缆和连接器来实现调谐器和显示屏电路板之间的物理连接。通过减少 I/O数量，生产商可以
使用更细、更便宜的柔性电缆和相关的连接器(降低了 BOM成本)。
■
由于只有 4条PCB走线，而不是 36 条，因此，减小了 PCB面积，降低了复杂度，从而减小了成本(降低了
电路板成本)。
■
Cyclone IV GX FPGA只使用两路电源，与其他基于收发器的 FPGA相比，减少了稳压器的数量 (降低了
BOM成本 )。
■
如果 FPGA的功耗较小，那么，设计可以使用低电压 (即，降低了成本 )稳压器。而且，不必对 Cyclone
IV FPGA进行有源制冷，因此，不需要购买风扇和热沉 (降低了 BOM和电路板成本)。
基于 Cyclone IV GX FPGA的解决方案还提供：
■
使用片内数字信号处理 (DSP)资源以及视频 IP内核(设计在 FPGA逻辑中 )
■
使用更小的 V-by-One协议，不采用 LVDS电缆和连接器，因此，实现了更好的信号完整性。
替代 ASIC和 ASSP
图5显示了使用低成本 ASIC和 ASSP器件的产品。假设 ASSP器件还不支持新功能，或者 ASSP过时了。
FPGA通常用于桥接具有不同电压电平、电压标准，或者协议完全不同的器件。 FPGA提供新功能，增大了
带宽，但是， FPGA单位成本比它要替代的 ASSP相比怎样呢 ?
图 5. 基于 ASIC/ASSP的系统，之前(左侧)和之后(右侧)
这个例子中使用 FPGA降低的系统成本包括：
■
没有 ASIC重制以支持 PCIe(节省了 TCO成本 )
Altera公司
采用业界成本最低、功耗最低的 FPGA降低系统总成本
■
不需要 FPGA逻辑来实现 PCIe (MAC + PHY)功能，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本)。
■
降低了库存成本 (节省 TCO了成本 )
由于 FPGA本身不会过时，典型的 FPGA生命周期为 10到 15年，有时候甚至是 20年，因此，生产商使用 FPGA后，并不需要购买大量的器件进行库存。作为对比，如果 ASSP过时了， OEM不得不大量购买，并长时间存放“最后一次购买”的元器件。
PCI Express
前面的例子虽然只展示了 Cyclone IV GX FPGA中嵌入的集成硬核 IP模块的 PCIe x1通路端点功能， PCIe硬核 IP模块 (图6所示)实际上还有更多的功能。 Cyclone IV GX器件是唯一提供 PCIe硬核 IP的低成本 FPGA，为根端口和端点提供 x4支持。
图6. Cyclone IV PCIe硬核 IP实现
Cyclone IV GX PCIe硬核 IP模块的特性包括：
■
PCIe Gen1性能
■
x1、 x2、 x4通路支持
■
端点和根端口功能
Altera. PCIe硬核 IP模块节省的成本包括：
■
不需要购买 IP内核 (节省了 TCO成本 )
■
比低成本 FPGA中其他的硬核 IP模块实现了更多的功能
■
没有占用 FPGA逻辑，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本 )(图7)。
低成本 FPGA以较低的价格提供大量的逻辑功能。设计人员可以使用 Altera的 Nios. II 32位软核 IP处理器实现控制层应用，使用嵌入式 18x18乘法器执行大量的并行 DSP或者大计算量算法，同时使用外部收发器、 SERDES或者 PHY ASSP。与以前的产品以及竞争 FPGA相比，由于 Cyclone IV FPGA使用较少的电源，减少了电路板上的元件，因此，只需要很少的外部供电电源。所有这些特性都降低了 BOM成本。元器件数量的减少还减小了 PCB面积和板层数量，这都有助于降低电路板成本。
由于重新设计的产品减少了元器件数量，降低了总功耗，因此，提高了系统可靠性。系统可靠性的提高减少了在设备现场服务上的开支 (降低现场维护成本 = 节省 TCO成本)。
